阵列基板、显示面板及制造方法技术

本申请公开了一种阵列基板、显示面板及制造方法，阵列基板的制造方法，包括像素电极的制备步骤，像素电极的制备步骤包括：在平坦化层上沉积第一电极薄膜，对第一电极薄膜进行图案化，形成第一子像素电极；在第一子像素电极及暴露于第一子像素电极之外的平坦化层上沉积钝化薄膜，对钝化薄膜进行图案化，形成包覆第一子像素电极的钝化图案；在钝化图案及暴露于钝化图案之外的平坦化层上沉积第二电极薄膜，对第二电极薄膜进行图案化，形成与第一子像素电极同层设置的第二子像素电极，同一像素内的第一子像素电极与第二子像素电极之间的距离小于3μm。上述方案，可以解决三维显示OLED显示装置在进行三维显示时，存在严重的摩尔纹问题。

【技术实现步骤摘要】
阵列基板、显示面板及制造方法
本专利技术一般涉及显示
，具体涉及一种阵列基板、显示面板及制造方法。
技术介绍
目前，大多数显示设备都只能显示二维的图像，但是，我们生活的是一个三维的空间，我们大多的经验都来自于对深度信息的感知，因此产生了对三维显示的需求。随着显示技术的发展，目前出现了可以进行三维显示的OLED(OrganicLightEmittingDiode；有机发光二极管)显示装置，三维显示的OLED具有透镜阵列，OLED的发光层设置在对应透镜的焦面上。受限于现有的制作工艺，OLED各像素内对应的子像素电极间的距离大于3.5μm，如此大的距离会造成三维显示OLED显示装置在进行三维显示时，存在严重的摩尔纹问题。
技术实现思路
本申请期望提供一种阵列基板、显示面板及制造方法，至少用于解决子像素电极间距离较大，导致三维显示OLED显示装置在进行三维显示时，存在严重的摩尔纹问题。第一方面，本专利技术提供一种阵列基板的制造方法，包括像素电极的制备步骤，所述像素电极的制备步骤包括：在平坦化层上沉积第一电极薄膜，对所述第一电极薄膜进行图案化，形成第一子像素电极；在第一子像素电极及暴露于所述第一子像素电极之外的所述平坦化层上沉积钝化薄膜，对所述钝化薄膜进行图案化，形成包覆所述第一子像素电极的钝化图案；在所述钝化图案及暴露于所述钝化图案之外的所述平坦化层上沉积第二电极薄膜，对所述第二电极薄膜进行图案化，形成与所述第一子像素电极同层设置的第二子像素电极，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离小于3μm。作为可实现方式，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离为0.01μm-2.5μm。作为可实现方式，至少去除所述第一子像素电极顶部钝化图案的材料。作为可实现方式，完全去除所述钝化图案。第二方面，本专利技术提供一种采用上述制造方法制备的阵列基板，包括形成于平坦化层上的第一子像素电极和第二子像素电极，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离小于3μm。作为可实现方式，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离为0.01μm-2.5μm。作为可实现方式，所述阵列基板包括薄膜晶体管器件，所述薄膜晶体管器件上形成有布线层，所述平坦化层形成于所述布线层上。第三方面，本专利技术提供一种显示面板，包括上述的阵列基板，所述阵列基板上设置有发光层，所述发光层上设置有透镜，所述透镜的焦面位于所述发光层。第四方面，本专利技术提供一种显示面板的制造方法，包括上述的阵列基板的制造方法；在所述至少去除所述第一子像素电极顶部钝化图案的材料之后，还包括：在所述平坦化层上形成像素界定层，所述像素界定层具有暴露各像素的开口；在各所述开口内形成发光材料层。作为可实现方式，在所述发光材料层上顺次形成阴极电极层及封装层。本专利技术提供的上述方案，在制作第二子像素电极时，通过钝化图案对第一子像素电极进行保护，可以通过控制钝化图案侧面的厚度，来调整第一子像素电极及第二子像素电极间的距离，由于，钝化图案侧面的厚度可以在3μm以下，相应地，第一子像素电极及第二子像素电极间的距离也可以在3μm以下，随着第一子像素电极及第二子像素电极间的距离下降，解决了三维显示OLED显示装置在进行三维显示时，存在严重的摩尔纹问题，实现了无摩尔纹的三维显示效果。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1为本专利技术实施例提供的阵列基板的制造方法流程图；图2-19为本专利技术另一实施例提供的显示面板的制造过程图；图20-24为本专利技术又一实施例提供的显示面板的制造过程图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。本专利技术实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，生长外延也采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积、涂覆或生长工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。例如但不限于，本文中所指的薄膜的厚度可以在100μm以下。如图1所示，本专利技术实施例示出的一种阵列基板的制造方法，包括像素电极的制备步骤，所述像素电极的制备步骤包括：S1：在平坦化层上沉积第一电极薄膜，对所述第一电极薄膜进行图案化，形成第一子像素电极；S2：在第一子像素电极及暴露于所述第一子像素电极之外的所述平坦化层上沉积钝化薄膜，对所述钝化薄膜进行图案化，形成包覆所述第一子像素电极的钝化图案；S3：在所述钝化图案及暴露于所述钝化图案之外的所述平坦化层上沉积第二电极薄膜，对所述第二电极薄膜进行图案化，形成与所述第一子像素电极同层设置的第二子像素电极，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离小于3μm。本领域技术人员可以理解，对于每一个像素，其都是有多个子像素构成，例如，对于RGB(Red、Green、Blue；红、绿、蓝)像素，其由R子像素、G子像素、B子像素这三个三原色的子像素构成；对于RGBW(Red、Green、Blue、White；红、绿、蓝、白)像素，其由R子像素、G子像素、B子像素、W子像素这四个子像素构成。当然，各像素中的子像素还可以为单色的子像素，如白光子像素或蓝光子像素等，并通过色阻将其发出的光转化为对应的颜色。每一个子像素对应一个子像素电极，一般地，子像素电极为阳极，不同的子像素可以共用同一阴极。以下至少另参见图16所示，本文的第一子像素电极13与第二子像素电极11仅是用于区分同一像素内两个相邻的子像素电极，第一子像素电极13与第二子像素电极11具体对应于何种颜色的子像素这里不作具体限定。下文以RGB像素为例进行说明。在平坦化层7上沉积第一电极薄膜，第一电极薄膜可以是单层结构，也可以是复合层结构。第一电极薄膜的材料可以是钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、金(Au)、IT本文档来自技高网...

【技术保护点】
1.一种阵列基板的制造方法，包括像素电极的制备步骤，其特征在于，所述像素电极的制备步骤包括：/n在平坦化层上沉积第一电极薄膜，对所述第一电极薄膜进行图案化，形成第一子像素电极；/n在所述第一子像素电极及暴露于所述第一子像素电极之外的所述平坦化层上沉积钝化薄膜，对所述钝化薄膜进行图案化，形成包覆所述第一子像素电极的钝化图案；/n在所述钝化图案及暴露于所述钝化图案之外的所述平坦化层上沉积第二电极薄膜，对所述第二电极薄膜进行图案化，形成与所述第一子像素电极同层设置的第二子像素电极，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离小于3μm。/n

【技术特征摘要】
1.一种阵列基板的制造方法，包括像素电极的制备步骤，其特征在于，所述像素电极的制备步骤包括：
在平坦化层上沉积第一电极薄膜，对所述第一电极薄膜进行图案化，形成第一子像素电极；
在所述第一子像素电极及暴露于所述第一子像素电极之外的所述平坦化层上沉积钝化薄膜，对所述钝化薄膜进行图案化，形成包覆所述第一子像素电极的钝化图案；
在所述钝化图案及暴露于所述钝化图案之外的所述平坦化层上沉积第二电极薄膜，对所述第二电极薄膜进行图案化，形成与所述第一子像素电极同层设置的第二子像素电极，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离小于3μm。


2.根据权利要求1所述的阵列基板的制造方法，其特征在于，同一像素内的所述第一子像素电极与所述第二子像素电极之间的距离为0.01μm-2.5μm。


3.根据权利要求1所述的阵列基板的制造方法，其特征在于，至少去除所述第一子像素电极顶部钝化图案的材料。


4.根据权利要求3所述的阵列基板的制造方法，其特征在于，完全去除所述钝化图案。


5.一种采用权利要求1-4任一项制造方法制备的阵列基板，其特征在于，...

【专利技术属性】
技术研发人员：何伟，徐胜，李翔，邹浩伟，李士佩，张立震，黎午升，姚琪，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11