半导体封装方法及半导体封装结构技术

本申请提供一种半导体封装方法及半导体封装结构。该半导体封装方法包括：将引线框与多个待封装芯片贴装于载板上，且多个待封装芯片位于引线框的镂空区域中；通过包封层覆盖在待封装芯片、引线框以及露出的载板上，且填充于引线框的镂空区域内，形成包封结构件；在包封结构件的第一表面形成与待封装芯片的正面以及引线框的第一面均电连接的第一再布线结构，在包封结构件的第二表面形成与待封装芯片的背面以及引线框的第二面均电连接的第二再布线结构。该半导体封装结构通过该半导体封装方法制得。本申请的半导体封装结构通过引线框和双面重布线互连工艺，实现了芯片的双面互连封装，提升了产品的薄型化，可增强产品的电学信赖性。

【技术实现步骤摘要】
半导体封装方法及半导体封装结构
本申请涉及一种半导体
，尤其涉及一种半导体封装方法及半导体封装结构。
技术介绍
如图1所示，现有技术中常采用引线框30’与布线层40’配合实现两个芯片10’的双面互连封装，具体结构为：两个芯片10’的背面通过导电胶20’贴于引线框30’上表面实现背面电连接，布线层40’通过铜柱50’实现与芯片10’的正面的连接，其中，铜柱需要通过超声键和的方式植出，该工艺的成本极高，效率却极低。另外，将引线框30’布置在芯片10’的背面，导致封装产品的厚度较厚，在应用于穿戴装备或其他对产品厚度有较高要求的场景时，将受到限制。
技术实现思路
本申请的一个方面提供半导体封装方法，其包括：S1：将引线框与多个待封装芯片贴装于载板上，所述待封装芯片的正面朝向所述载板，所述引线框设有镂空区域，所述镂空区域沿厚度方向贯穿所述引线框，多个所述待封装芯片位于所述镂空区域中；S2：通过包封层覆盖在所述待封装芯片、所述引线框以及露出的所述载板上，且填充于所述引线框的镂空区域内，形成包封结构件，所述包封结构件包括第一表面和以及与所述第一表面相对设置的第二表面，所述待封装芯片的正面和所述引线框的第一面露出于所述第一表面；S3：在所述包封结构件的第一表面形成第一再布线结构，所述第一再布线结构与所述待封装芯片的正面以及所述引线框的第一面均电连接，在所述包封结构件的第二表面形成第二再布线结构，所述第二再布线结构与所述待封装芯片的背面以及所述引线框相对所述第一面设置的第二面均电连接。可选的，所述引线框包括连接部，所述连接部将所述镂空区域间隔为多个，分别位于不同的所述镂空区域中的所述待封装芯片通过所述连接部进行电连接。可选的，所述引线框还包括框体，所述框体内设有沿所述厚度方向贯穿所述框体的所述镂空区域；所述连接部的两端分别与所述框体相对的两侧连接。可选的，所述引线框还包括若干相互隔离的边缘部，所述边缘部的一端与所述框体连接，另一端向镂空区域延伸；每一所述镂空区域内均设有若干相互隔离的边缘部。可选的，所述引线框的厚度大于所述待封装芯片的厚度，在步骤S3之前，还包括对所述包封结构件的第一表面进行减薄至露出所述引线框的第一面。可选的，在步骤S3之前，包括：在所述包封结构件的第二表面形成多个开口，所述开口位于所述待封装芯片的正上方，以露出所述待封装芯片的背面；在步骤S3中，在所述包封结构件的第二表面形成的所述第二再布线结构包括在所述开口中形成的导电凸柱，所述导电凸柱与所述待封装芯片的背面电连接。可选的，所述引线框沿厚度方向由所述包封结构件的第一表面至所述第二表面，包括第一部分和第二部分，所述第一部分的宽度大于所述第二部分的宽度。本申请的第二个方面提供一种半导体封装结构，其包括：包封结构件，包括相对的第一表面和第二表面，所述包封结构件包括引线框和多个芯片以及用于包封所述引线框以及所述多个所述芯片的包封层，所述引线框设有镂空区域，所述镂空区域沿厚度方向贯穿所述引线框，多个所述芯片位于所述镂空区域中，所述包封层填充于所述引线框的镂空区域内，所述包封结构件包括第一表面和以及与所述第一表面相对设置的第二表面，所述芯片的正面和所述引线框的第一面露出于所述第一表面；第一再布线结构，所述第一再布线结构形成于所述包封结构件的第一表面，所述第一再布线结构与所述芯片的正面以及所述引线框的第一面均电连接；第二再布线结构，所述第二再布线结构形成于所述包封结构件的第二表面，所述第二再布线结构与所述芯片的背面以及相对所述第一面设置的第二面均电连接。可选的，所述引线框包括连接部，所述连接部将所述镂空区域间隔为多个，分别位于不同的所述镂空区域中的所述待封装芯片通过所述连接部进行电连接。可选的，所述引线框还包括若干相互隔离的边缘部，所述边缘部沿所述包封结构件的内周缘设置，所述边缘部的一端露出于所述包封结构件的表面，另一端向镂空区域延伸；每一所述镂空区域内均设有若干相互隔离的边缘部。可选的，所述包封结构件的第二表面开设有多个开口，所述开口对应于所述芯片设置，所述第二再布线结构包括导电凸柱，所述导电凸柱形成于所述开口中，且与所述芯片的背面电连接。可选的，所述引线框沿厚度方向由所述包封结构件的第一表面至所述第二表面，包括第一部分和第二部分，所述第一部分的宽度大于所述第二部分的宽度。本申请实施例提供的上述半导体封装方法及半导体封装结构，通过引线框和双面重布线互连工艺，实现了芯片的双面互连封装，提升了产品的薄型化，可增强产品的电学信赖性。具体的，通过在引线框设有镂空区域，所述镂空区域沿厚度方向贯穿所述引线框，并将多个待封装芯片位于所述镂空区域中，即，将待封装芯片嵌入在引线框中，从而大大地减薄了产品的厚度，在产品的厚度上实现了轻薄化。相对于现有技术中，需要设置铜柱实现将芯片的双面互联，本申请中的技术方案直接通过引线框实现芯片的双面互联，而不再需要铜柱，从而提升了互连面积，可实现多层布线工艺，增加了产品设计的自由度，并增强产品的电学信赖性；同时，节省了生产成本，提高了整体生产效率。需要说明的是，现有技术中，如果设置多个铜柱，其不仅在制作过程中的定位工艺复杂，且由于要设置多个各自独立的铜柱，定位误差会产生累加；而在本申请中，由于引线框是一体成型，因此引线框上的各部分是一次定位就固定在载板上，从而包封在包封结构件中，大大地节省了生产成本，提高了整体生产效率。通过将多个待封装芯片设置于引线框的镂空区域中，并将待封装芯片和引线框一起进行包封，避免了使用导电胶进行芯片的固定，从而提高了导入效率。本申请的半导体封装结构的引线框的结构，相对于现有技术中的引线框，由于不在需要位于芯片下方的引线框部分结构，从而能够适用于面积更大的芯片，并可以排放更多的芯片，具有优异的适用性。附图说明图1为现有技术中的半导体封装结构的剖面图。图2是根据本申请的实施例1提出的半导体封装方法的流程图。图3是根据本申请的实施例1提出的引线框架的正面结构示意图。图4是根据本申请的实施例1提出的引线框的正面结构示意图。图5(a)-图5(n)是根据本申请的实施例1提出的中半导体封装方法的工艺流程图。图6是根据本申请的实施例1提出的半导体封装结构的结构示意图。图7(a)是根据本申请的实施例1提出的半导体封装结构的正面连接的示意图。图7(b)是根据本申请的实施例1提出的半导体封装结构的背面连接的示意图。图8是根据本申请的实施例1提出的半导体封装结构的另一实施方式的结构示意图。图9(a)-图9(g)是根据本申请的实施例2中半导体封装方法的工艺流程图。图10是根据本申请的实施例2提出的半导体封装结构的结构示意图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示本文档来自技高网...

【技术保护点】
1.一种半导体封装方法，其特征在于，其包括：/nS1：将引线框与多个待封装芯片贴装于载板上，所述待封装芯片的正面朝向所述载板，所述引线框设有镂空区域，所述镂空区域沿厚度方向贯穿所述引线框，多个所述待封装芯片位于所述镂空区域中；/nS2：通过包封层覆盖在所述待封装芯片、所述引线框以及露出的所述载板上，且填充于所述引线框的镂空区域内，形成包封结构件，所述包封结构件包括第一表面和以及与所述第一表面相对设置的第二表面，所述待封装芯片的正面和所述引线框的第一面露出于所述第一表面；/nS3：在所述包封结构件的第一表面形成第一再布线结构，所述第一再布线结构与所述待封装芯片的正面以及所述引线框的第一面均电连接，在所述包封结构件的第二表面形成第二再布线结构，所述第二再布线结构与所述待封装芯片的背面以及所述引线框相对所述第一面设置的第二面均电连接。/n

【技术特征摘要】
1.一种半导体封装方法，其特征在于，其包括：
S1：将引线框与多个待封装芯片贴装于载板上，所述待封装芯片的正面朝向所述载板，所述引线框设有镂空区域，所述镂空区域沿厚度方向贯穿所述引线框，多个所述待封装芯片位于所述镂空区域中；
S2：通过包封层覆盖在所述待封装芯片、所述引线框以及露出的所述载板上，且填充于所述引线框的镂空区域内，形成包封结构件，所述包封结构件包括第一表面和以及与所述第一表面相对设置的第二表面，所述待封装芯片的正面和所述引线框的第一面露出于所述第一表面；
S3：在所述包封结构件的第一表面形成第一再布线结构，所述第一再布线结构与所述待封装芯片的正面以及所述引线框的第一面均电连接，在所述包封结构件的第二表面形成第二再布线结构，所述第二再布线结构与所述待封装芯片的背面以及所述引线框相对所述第一面设置的第二面均电连接。


2.如权利要求1所述的半导体封装方法，其特征在于，所述引线框包括连接部，所述连接部将所述镂空区域间隔为多个，分别位于不同的所述镂空区域中的所述待封装芯片通过所述连接部进行电连接。


3.如权利要求2所述的半导体封装方法，其特征在于，所述引线框还包括框体，所述框体内设有沿所述厚度方向贯穿所述框体的所述镂空区域；所述连接部的两端分别与所述框体相对的两侧连接。


4.如权利要求3所述的半导体封装方法，其特征在于，所述引线框还包括若干相互隔离的边缘部，所述边缘部的一端与所述框体连接，另一端向镂空区域延伸；每一所述镂空区域内均设有若干相互隔离的边缘部。


5.如权利要求1所述的半导体封装方法，其特征在于，所述引线框的厚度大于所述待封装芯片的厚度，在步骤S3之前，还包括对所述包封结构件的第一表面进行减薄至露出所述引线框的第一面。


6.如权利要求1所述的半导体封装方法，其特征在于，在步骤S3之前，包括：
在所述包封结构件的第二表面形成多个开口，所述开口位于所述待封装芯片的正上方，以露出所述待封装芯片的背面；
在步骤S3中，在所述包封结构件的第二表面形成的所述第二再布线结构包括在所述开口中形成的导电凸柱，所述导电凸...

【专利技术属性】
技术研发人员：霍炎，涂旭峰，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：重庆;50