端口控制逻辑模块、片上系统芯片及终端设备技术方案

本申请实施例提供一种端口控制逻辑模块、片上芯片及终端设备，该端口控制逻辑模块包括：包括控制寄存器和N个重构焊盘框架组；第一重构焊盘框架组包括M个重构焊盘框架，第一重构焊盘框架组是N个重构焊盘框架组中的任一个，M、N均为大于或等于2的整数；控制寄存器用于控制M个重构焊盘框架内的焊盘框架的功能复用；其中，经过M个重构焊盘框架的时序路径均满足第一设定时序要求。本申请实施例可以降低端口控制逻辑模块的时序路径优化的难度。

【技术实现步骤摘要】
端口控制逻辑模块、片上系统芯片及终端设备
本申请涉及芯片
，具体涉及一种端口控制逻辑模块、片上系统芯片及终端设备。
技术介绍
目前的片上系统(systemonchip，SoC)芯片中，为了满足SOC芯片面积不断缩小但功能不断增加的需求，需要将有限的芯片引脚合理而充分的利用，提高芯片引脚的利用率，以增加芯片的集成度，减小芯片面积。因此，SOC芯片一般包含用来控制芯片引脚复用功能的端口控制逻辑模块(padcontrollogicmodule，PCL)。PCL一般包含控制寄存器、多路复用器和焊盘框架。为了保证SOC芯片的可靠性，需要在芯片的输入/输出引脚加入边界扫描单元。目前的PCL设计过程中，控制寄存器、多路复用器、边界扫描单元和焊盘框架具有随机的位置，后端工程师需要考虑控制寄存器、多路复用器、边界扫描单元和焊盘框架的总体时序路径，增加了时序路径优化的难度。
技术实现思路
本申请实施例提供一种端口控制逻辑模块、片上系统芯片及终端设备，可以降低端口控制逻辑模块的时序路径优化的难度。本申请实施例的第一方面提供了一种端口控制逻辑模块，包括控制寄存器和N个重构焊盘框架组；第一重构焊盘框架组包括M个重构焊盘框架，所述第一重构焊盘框架组是所述N个重构焊盘框架组中的任一个，M、N均为大于或等于2的整数；所述控制寄存器用于控制所述M个重构焊盘框架内的焊盘框架的功能复用；其中，经过所述M个重构焊盘框架的时序路径均满足第一设定时序要求。本申请实施例的第二方面提供了一种片上系统芯片，包括晶圆、至少一个知识产权IP核和本申请实施例第一方面所述的端口控制逻辑模块，所述端口控制逻辑模块包括控制寄存器和N个重构焊盘框架组；第一重构焊盘框架组包括M个重构焊盘框架，所述第一重构焊盘框架组是所述N个重构焊盘框架组中的任一个；第一IP核与所述第一重构焊盘框架组连接，所述第一IP核为所述至少一个IP核中与所述第一重构焊盘框架组连接的任一个；所述至少一个IP核、所述N个重构焊盘框架组位于所述晶圆上。本申请实施例的第三方面提供了一种终端设备，包括主板和本申请实施例第二方面所述的片上系统芯片，所述片上系统芯片设置在所述主板上。本申请实施例中，在端口控制逻辑模块的前端设计中，将满足第一设定时序要求的M个重构焊盘框架分到第一重构焊盘框架组，由于第一重构焊盘框架组内的M个重构焊盘框架满足类似的时序要求，后端工程师在进行时序优化时，可以忽略第一重构焊盘框架组的内部时序，只需考虑控制寄存器到第一重构焊盘框架组的时序路径，从而可以降低端口控制逻辑模块的时序路径优化的难度。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术提供的一种端口控制逻辑模块的结构示意图；图2是现有技术提供的一种边界扫描单元具有随机位置时的芯片布局示意图；图3a是本申请实施例提供的一种端口控制逻辑模块的结构示意图；图3b是本申请实施例提供的另一种端口控制逻辑模块的结构示意图；图4是本申请实施例提供的一种片上系统芯片的结构示意图；图5是本申请实施例提供的一种晶圆的边缘区域的分布示意图；图6是本申请实施例提供的一种终端设备的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本申请所描述的实施例可以与其它实施例相结合。本申请实施例所涉及到的终端可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户设备(userequipment，UE)，移动台(mobilestation，MS)，终端设备(terminaldevice)等等。为方便描述，上面提到的设备统称为终端。为了便于理解本申请的技术方案，首先介绍现有技术中的端口控制逻辑模块的结构。请参阅图1，图1是现有技术提供的一种端口控制逻辑模块的结构示意图。如图1所示，该端口控制逻辑模块10包括控制寄存器11、多个多路复用器12和多个焊盘框架13。在需要对焊盘框架做边界扫描测试时，需要在与每个焊盘框架的输入输出引脚直接或间接连接的任意地方插入边界扫描单元。边界扫描单元可以对焊盘框架的输入输出引脚上的信号进行控制或采样测试，对电路进行扫描，从输出的结果判断焊盘框架是否存在故障(比如，判断焊盘框架的输入输出引脚的连接是否可靠)。图1中边界扫描单元插入的位置较为随意，边界扫描单元将具有随机的顺序和位置，这对于后端时序优化将是很大的挑战。请参阅图2，图2是现有技术提供的一种边界扫描单元具有随机位置时的芯片布局示意图。如图2所示，芯片布局图中，存在如下路径：控制寄存器→多路复用器→边界扫描单元→焊盘框架，第一知识产权(intellectualproperty，IP)核/第二IP核→多路复用器→边界扫描单元→焊盘框架。可见，在后端设计过程中，后端工程师需要考虑控制寄存器、多路复用器，边界扫描单元和焊盘框架的总体时序路径，时序路径优化的难度较大。在后端进行静态时序分析(statictiminganalysis，STA)时，遍历电路存在的所有时序路径，需要根据给定的工作条件计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足约束要求，根据最大路径延时和最小路径延时找出违背时序约束的错误。由于芯片的内部电路结构复杂，需要考虑的时序路径数量较多，时序路径优化的难度较大。请参阅图3a，图3a是本申请实施例提供的一种端口控制逻辑模块的结构示意图，如图3a所示，该端口控制逻辑模块30包括控制寄存器40和N个重构焊盘框架组(51、52、....5N)；所述第一重构焊盘框架组51是所述N个重构焊盘框架组中的一个；M、N均为大于或等于2的整数；M与N可以相等，也可以不等。本文档来自技高网...

【技术保护点】
1.一种端口控制逻辑模块，其特征在于，包括控制寄存器和N个重构焊盘框架组；/n第一重构焊盘框架组包括M个重构焊盘框架，所述第一重构焊盘框架组是所述N个重构焊盘框架组中的任一个，M、N均为大于或等于2的整数；/n所述控制寄存器用于控制所述M个重构焊盘框架内的焊盘框架的功能复用；其中，经过所述M个重构焊盘框架的时序路径均满足第一设定时序要求。/n

【技术特征摘要】
1.一种端口控制逻辑模块，其特征在于，包括控制寄存器和N个重构焊盘框架组；
第一重构焊盘框架组包括M个重构焊盘框架，所述第一重构焊盘框架组是所述N个重构焊盘框架组中的任一个，M、N均为大于或等于2的整数；
所述控制寄存器用于控制所述M个重构焊盘框架内的焊盘框架的功能复用；其中，经过所述M个重构焊盘框架的时序路径均满足第一设定时序要求。


2.根据权利要求1所述的端口控制逻辑模块，其特征在于，第一重构焊盘框架包括第一多路复用器、第一边界扫描单元和第一焊盘框架；所述第一重构焊盘框架是所述M个重构焊盘框架中的任一个；
所述控制寄存器用于通过所述第一多路复用器控制所述第一焊盘框架的功能复用；所述第一边界扫描单元用于对所述第一焊盘框架进行扫描测试。


3.根据权利要求2所述的端口控制逻辑模块，其特征在于，经过所述N个重构焊盘框架组中任意两个重构焊盘框架组的时序路径所满足的设定时序要求不同。


4.根据权利要求2或3所述的端口控制逻辑模块，其特征在于，所述第一边界扫描单元设置在所述第一多路复用器和所述第一焊盘框架之间。


5.根据权利要求1～4任一项所述的端口控制逻辑模块，...

【专利技术属性】
技术研发人员：刘君，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：广东;44