放大电路制造技术

本发明专利技术提供一种抑制噪声系数(NF)以及放大率的劣化的放大电路。对高频信号进行放大的放大电路(100)具备：晶体管(Tr1)，内置于IC元件(20)；以及电感器(L1)，与晶体管(Tr1)的输入端子串联地连接，电感器(L1)包含：第一电感器(L11)，内置于IC元件(20)；以及第二电感器(L12)，与第一电感器(L11)串联地连接，且包含于与IC元件(20)不同的第一部件(30)。

【技术实现步骤摘要】
放大电路
本专利技术涉及放大电路。
技术介绍
以往，已知对高频信号进行放大的放大电路。例如，在专利文献1公开了在放大器的输入侧连接了匹配电路的MMIC(MonolithicMicrowaveIntegratedCircuit，单片微波集成电路)放大电路。在先技术文献专利文献专利文献1：日本特开平8-321726号公报在上述现有的放大电路中，串联连接在放大器的输入侧的电感器由内置于IC的螺旋电感器构成。内置于IC的螺旋电感器由于布线的厚度的限制等而难以减小寄生电阻分量。因此，内置于IC的螺旋电感器的Q值变低，因此放大电路的噪声系数(以下，记载为NF)劣化。另一方面，在由与形成了放大电路的IC不同的芯片部件等外置部件形成了串联连接在放大器的输入侧的电感器的情况下，能够提高电感器的Q值。然而，受到在IC与外置部件的连接部分产生的寄生电容的影响，放大器的输入阻抗容易变低。在输入阻抗变低的情况下，例如，需要通过将与构成放大器的FET(FieldEffectTransistor，场效应晶体管)的源极端子连接的电感器增大等，提高放大器的输入阻抗。然而，在该情况下，放大电路的放大率等的特性劣化。
技术实现思路
专利技术要解决的课题因此，本专利技术的目的在于，提供一种能够抑制NF以及放大率的劣化的放大电路。用于解决课题的技术方案为了达到上述目的，本专利技术的一个方式涉及的放大电路是对高频信号进行放大的放大电路，具备：放大器；以及电感器，与所述放大器的输入端子串联地连接，所述放大器内置于IC元件，所述电感器包含：第一电感器，内置于所述IC元件；以及第二电感器，与所述第一电感器串联地连接，且包含于与所述IC元件不同的部件。专利技术效果根据本专利技术涉及的放大电路，能够抑制NF以及放大率的劣化。附图说明图1是实施方式1涉及的放大电路的电路图。图2是示出实施方式1涉及的放大电路的结构的剖视图。图3是比较例1涉及的放大电路的电路图。图4是用于说明比较例1涉及的放大电路的输入阻抗的匹配的史密斯圆图。图5是用于说明实施方式1涉及的放大电路的输入阻抗的匹配的史密斯圆图。图6是示出实施方式1的变形例1涉及的放大电路的结构的剖视图。图7是示出实施方式1的变形例2涉及的放大电路的结构的剖视图。图8是实施方式2涉及的放大电路的电路图。图9是比较例2涉及的放大电路的电路图。图10是用于说明比较例2涉及的放大电路的输入阻抗的匹配的史密斯圆图。图11是用于说明实施方式2涉及的放大电路的输入阻抗的匹配的史密斯圆图。附图标记说明10：基板；20、20x：IC元件；21：高电阻Si基板；22：Si层；23：IC输入端子；30：第一部件；40：第二部件；50：接地电极；60、61、62：接合焊盘；70：凸块；100、100x、101、102、103、103x：放大电路；C：电容器；Cs：寄生电容；L1、L1x、L2、L3、L4、L5：电感器；L11、L31、L41：第一电感器；L3a、L4a：第一卷绕轴方向；L12、L32、L42：第二电感器；L3b、L4b：第二卷绕轴方向；Pin：输入端子；Pout：输出端子；Tr1、Tr2：晶体管。具体实施方式以下，利用附图对本专利技术的实施方式涉及的放大电路进行详细说明。另外，以下说明的实施方式均示出本专利技术的一个具体例子。因此，在以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置以及连接方式、步骤、步骤的顺序等为一个例子，其主旨并不在于限定本专利技术。因而，关于以下的实施方式中的构成要素之中未记载于独立权利要求的构成要素，作为任意的构成要素而进行说明。此外，各图为示意图，未必严谨地进行了图示。因此，例如，在各图中比例尺等未必一致。此外，在各图中，对于实质上相同的结构标注相同的附图标记，并省略或简化重复的说明。此外，在本说明书中，平行或垂直等表示要素间的关系性的用语、和表示要素的形状的用语、以及数值范围并不是仅表示严格的意思的表述，而是意味着实质上等同的范围的表述，例如，是意味着还包含几％程度的差异的表述。(实施方式1)[1.结构]首先，使用图1以及图2对实施方式1涉及的放大电路的结构进行说明。图1是本实施方式涉及的放大电路100的电路图。图2是示出本实施方式涉及的放大电路100的结构的剖视图。另外，在图2中，为了使说明易懂，仅对一部分的构成要素(具体地，接地电极50、接合焊盘60、61以及62、和凸块70)附上了表示剖面的影线。此外，在图1中用P1～P5表示了成为观察放大器的输入阻抗时的基准的位置。这在后述的图3、图8以及图9中也是同样的。放大电路100对高频信号进行放大。高频信号例如是遵循LTE(LongTermEvolution，长期演进)等通信标准的信号。放大电路100例如是与天线元件连接并对天线元件接收的高频信号进行放大的放大电路。放大电路100例如配置在应对多模式/多频段的便携式电话的前端部。如图1所示，放大电路100具备晶体管Tr1、晶体管Tr2、电感器L1、电感器L2、电容器C、输入端子Pin、和输出端子Pout。在输入端子Pin例如连接天线元件(未图示)。在输出端子Pout例如经由开关电路等连接RFIC等。此外，在IC元件20的IC输入端子23与接地电极50之间产生寄生电容Cs，关于详情，将使用图2在后面进行叙述。因此，如图1所示，放大电路100具备寄生电容Cs。此外，虽然在图1未示出，但是放大电路100具备DC截止用的电容器。DC截止用的电容器例如串联地连接在输入端子Pin与晶体管Tr1的输入端子之间。在本实施方式中，晶体管Tr1、晶体管Tr2以及电感器L2构成内置于IC元件20的放大器。该放大器例如是低噪声放大器(LNA)。晶体管Tr1是包含于放大器的放大元件的一个例子，例如是跨导型的元件。例如，晶体管Tr1是场效应晶体管(FET)。具体地，晶体管Tr1是MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)。在本实施方式中，晶体管Tr1是n沟道MOSFET。晶体管Tr1的栅极是放大器的输入端子，与电感器L1连接。晶体管Tr1的漏极与晶体管Tr2的源极连接。晶体管Tr1的源极经由电感器L2被接地。也就是说，在晶体管Tr1的源极与接地电极50之间，串联连接有电感器L2。另外，也可以代替电感器L2而串联连接有电容器以及电阻元件中的至少一者。或者，也可以在电感器L2并联或串联连接有电容器以及电阻元件中的至少一者。电容器以及电阻元件可以相互串联连接，也可以相互并联连接。此外，也可以不设本文档来自技高网...

【技术保护点】
1.一种放大电路，对高频信号进行放大，具备：/n放大器；以及/n电感器，与所述放大器的输入端子串联地连接，/n所述放大器内置于IC元件，/n所述电感器包含：/n第一电感器，内置于所述IC元件；以及/n第二电感器，与所述第一电感器串联地连接，且包含于与所述IC元件不同的部件。/n

【技术特征摘要】
20190320 JP 2019-0525841.一种放大电路，对高频信号进行放大，具备：
放大器；以及
电感器，与所述放大器的输入端子串联地连接，
所述放大器内置于IC元件，
所述电感器包含：
第一电感器，内置于所述IC元件；以及
第二电感器，与所述第一电感器串联地连接，且包含于与所述IC元件不同的部件。


2.根据权利要求1所述的放大电路，其中，
还具备：安装基板，安装了所述IC元件以及所述部件，
所述IC元件经由凸块安装于所述安装基板。


3.根据权利要求1或2所述的放大电路，其中，
所述IC元件包含电路基板，
所述第一...

【专利技术属性】
技术研发人员：若木谦，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP