一种信号延时方法和装置制造方法及图纸

本申请公开了一种信号延时方法和装置。接收输入的数字信号，设置双口内存的输入口写数据位宽、输出口读数据位宽后，将数字信号按顺序写入双口内存，然后在不同时刻或从不同地址读出信号，得到多路延时信号。该方法和装置实现了信号的多路延时，降低了内存资源的消耗。

【技术实现步骤摘要】
一种信号延时方法和装置
本申请涉及雷达回波信号数字信号处理领域，特别涉及雷达回波模拟器多散射点延时产生

技术介绍
传统的雷达体制发射窄带雷达信号，得到的是单一的理想点形成的回波信息，早期的雷达回波模拟器模拟的是单个散射点回波。针对单个散射点的情况，通过单一存储器就可实现。随着武器装备的发展和无线电探测技术的进步，对于雷达的探测距离、精度等方面提出了更高的要求，传统的雷达体制正面临着巨大的挑战。宽带雷达信号可以将目标上的散射中心沿着径向分布在多个距离分辨单元内，每一个距离分辨单元内的目标散射中心都可以近似看作为一个点目标，而点目标的测距精度与带宽成正比，因此宽带雷达信号就具有更高的距离测量精度。宽带雷达不仅能够得到传统雷达的目标基本信息，还可以提供目标及其周围背景形成的散射中心沿着径向距离上分布的位置信息，能获取更为详细的目标结构信息用于目标识别，具有更为重要的军事意义。常规多散射点延时的产生相当于对回波信号的复制，在数字信号处理领域需要利用大容量存储器资源来实现。在存储器容量有限的情况下，研究降低存储器容量的多散射点延时方法对于模拟多散射点的产生具有重要的意义。
技术实现思路
本申请提供了一种信号延时方法和装置，利用双口内存读写不同位宽的数据信号实现宽带雷达回波信号延时，在实现等同数量回波信号延时的前提下，有效降低了内存占用容量。本申请一种信号延时方法，包括：接收输入的数字信号；设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同。将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；输出所述多路延时数据。本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：数字信号经过本方法处理后，能产生多个具有不同延时的数字信号，实现了一个信号的多路延时输出。同时，由于使用的内存资源较少，节省了内存资源。另外，数据位宽的可编程设定，根据位宽的不同，能产生不同间隔的延时信号。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本专利技术提供的信号延时方法流程示意图；图2为本专利技术提供的信号延时装置的结构示意图；图3为本专利技术提供的生成多路延时信号的时序示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。以下结合附图，详细说明本申请各实施例提供的技术方案。实施例1下面结合图1来说明本专利技术提供的信号延时方法。步骤110：接收输入的数字信号；接收输入的数字信号，所述数字信号特性包括信号速率、数据位宽等信息。在接收输入的数字信号之前，还可以先将模拟的雷达回波信号转换成数字信号。模拟数字转换器ADC是常见的模数转换方法。步骤120：设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同。双口内存的输入和输出数据位宽可独立控制。本实施例中优选设置写数据位宽M为8位(bit)，设置延时输出路数为128路，即N＝128，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，即1024位(M*N＝1024)，写时钟和读时钟速率相同，都为2.5GHz。步骤130：将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；本实施例中，将所述输入的数字信号按8位位宽顺序写入到双口内存的存储区中。步骤140：在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；本实施例中，在连续N个时刻中，每个时刻读取的数据代表一个抽头信号，在每个时刻从所述内存存储区读取数据，每次读出一个数据位宽为M*N的数据，那么每隔N个时刻，单一抽头得到一个位宽为M*N的数据。优选地，每个时刻的读取地址不同，由读取地址到存储数据的所述内存存储区的地址空间长度不同，因此，读取到的多路数据产生了不同的延时。进一步，将所述延时数据从读数据位宽转换到输出位宽。如利用并串转换原理，将一个位宽M*N的数据拆分成N个位宽为M的数据，平铺到N个时刻上，那么对于每N时刻，每路抽头上可得到N个输出位宽为M的数据，并可使数据连续。本实施例中，可将读数据位宽为1024位的数据转换为128个输出位宽为8位的数据，以适应输出信号的总线要求。步骤150：输出所述多路延时数据。本实施例中，输出128路延时数据。优选地，输出所述延时数据后，将所述多路延时数据转换成模拟的雷达回波信号。在本实施例中，在设置写数据位宽和读数据位宽，写入数据后，通过不同时刻读取存储区的数据，实现了多路延时，从而实现了以分时访问的方式共享一块内存，生成了多路延时信号，有效地降低了内存需求。实施例2图2展示了一种信号延时的装置，包括输入模块210，双口内存读写控制模块220，双口内存模块230，输出模块240，具体如下：输入模块210，用于输入数字信号；优选的，在所述输入模块中，还有模数转换模块，用于将输入的模拟的雷达回波信号转换为数字信号并输出到双口内存模块。双口内存读写控制模块220，用于设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，设置写时钟和读时钟速率相同；还用于控制写入和读取所述数字信号；双口内存模块230，用于将所述输入数字信号按所述写数据位宽顺序写入内存存储区，还用于在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；优选的，双口内存模块后还包括位宽转换模块，用于将所述多路延时数据从读数据位宽转换到输出位宽。输出模块240，用于输出所述多路延时数据。优选的，在所述输出模块中，还有数模转换模块，用于将所述多路延时数据转换为模拟的雷达回波信号。优选的，在所述位宽转换模块后，所述输出模块用于将所述转换到输出位宽的多路延时数据转换为模拟的雷达回波信号并输出。实施例3图3为本专利技术提供的生成多路延时信号的时序示意图。设置双口内存的输入口的写数据位宽为M，输出口的读数据位宽为M*N，输入时钟和输出时钟数据率相同。针对输出信号，在连续的N个时刻中，每个时刻代表一个抽头信号，如图示，共有编号为1,2,3…N本文档来自技高网...

【技术保护点】
1.一种信号延时方法，其特征在于，包括：/n接收输入的数字信号；/n设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同。/n将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；/n在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；/n输出所述多路延时数据。/n

【技术特征摘要】
1.一种信号延时方法，其特征在于，包括：
接收输入的数字信号；
设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同。
将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；
在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；
输出所述多路延时数据。


2.根据权利要求1所述的信号延时方法，其特征在于，所述在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据，进一步包括读取地址不同产生不同的延时。


3.根据权利要求1所述的信号延时方法，其特征在于，所述在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据，进一步包括将所述多路延时数据从读数据位宽转换到输出位宽。


4.根据权利要求1所述的信号延时方法，其特征在于，在所述接收输入的数字信号前，先将模拟的雷达回波信号转换成数字信号。


5.根据权利要求1所述的信号延时方法，其特征在于，在所述输出所述多路延时数据之后，将所述多路延时数据转换成模拟的雷达回波信号。


6.一种信号延时装置，其特征在于，...

【专利技术属性】
技术研发人员：曹宇，贾琳，楚学胜，张冰，吴双，姜铁增，
申请(专利权)人：北京无线电计量测试研究所，
类型：发明
国别省市：北京;11