半导体装置制造方法及图纸

根据一个实施方式，半导体装置具备：印刷布线板，具有衬底、衬底之上的布线层、及布线层之上的第1绝缘层，布线层具有连接端子、及与所述连接端子电性连接的布线，第1绝缘层具有使连接端子及布线的一部分从第1绝缘层露出的开口、及设置在开口的边缘并且与布线重叠的凸部或凹部；半导体芯片，装载在印刷布线板上；接合线，将连接端子与半导体芯片电性连接；及第2绝缘层，将半导体芯片及接合线覆盖，并且将开口填满。

【技术实现步骤摘要】
半导体装置[相关申请案]本申请案以2019年3月14日提出申请的现有的日本专利申请案第2019-046972号的优先权利益为基础，且寻求该利益，其内容整体通过援引而包含于此。
此处说明的多种形式的实施方式概括而言涉及一种半导体装置。
技术介绍
近年来，随着通信技术或信息处理技术发展，存储器等半导体装置被要求小型化及高速化。为应对此要求，具有将多个半导体芯片积层而成的3维构造的半导体封装体不断推进开发。所述半导体封装体具有片上薄膜(FOD)构造，该片上薄膜(FOD)构造是通过例如将半导体芯片装载在印刷布线板之上，利用接合线将印刷布线板的接合垫与半导体芯片连接，利用芯片粘结膜将半导体芯片及接合线覆盖而形成。
技术实现思路
本专利技术的实施方式提供一种可防止印刷布线板的布线裂痕的半导体装置。根据实施方式的半导体装置装置，具备印刷布线板，具有衬底、衬底之上的布线层、及布线层之上的第1绝缘层，布线层具有连接端子、及与所述连接端子电性连接的布线，第1绝缘层具有使连接端子及布线的一部分从第1绝缘层露出的开口本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：/n印刷布线板，具有衬底、所述衬底之上的布线层、及所述布线层之上的第1绝缘层，所述布线层具有第1连接端子、及与所述第1连接端子电性连接的布线，所述第1绝缘层具有使所述第1连接端子及所述布线的一部分从所述第1绝缘层露出的第1开口、及设置在所述第1开口的边缘并且与所述布线重叠的凸部或凹部；/n第1半导体芯片，装载在所述印刷布线板上；/n第1接合线，将所述第1连接端子与所述第1半导体芯片电性连接；及/n第2绝缘层，将所述第1半导体芯片及所述第1接合线覆盖，并且将所述第1开口填满。/n

【技术特征摘要】
20190314 JP 2019-0469721.一种半导体装置，具备：
印刷布线板，具有衬底、所述衬底之上的布线层、及所述布线层之上的第1绝缘层，所述布线层具有第1连接端子、及与所述第1连接端子电性连接的布线，所述第1绝缘层具有使所述第1连接端子及所述布线的一部分从所述第1绝缘层露出的第1开口、及设置在所述第1开口的边缘并且与所述布线重叠的凸部或凹部；
第1半导体芯片，装载在所述印刷布线板上；
第1接合线，将所述第1连接端子与所述第1半导体芯片电性连接；及
第2绝缘层，将所述第1半导体芯片及所述第1接合线覆盖，并且将所述第1开口填满。


2.根据权利要求1所述的半导体装置，其中所述第2绝缘层的线膨胀系数大于所述第1绝缘层的线膨胀系数。


3.根据权利要求1所述的半导体装置，其中所述第1绝缘层为阻焊膜，且
所述第2绝缘层为芯片粘结膜。


4.根据权利要求1所述的半导体装置，其中所述第1绝缘层更具有设置在所述开口的边缘的平坦部。

【专利技术属性】
技术研发人员：森崇浩，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP