一种双时部智能数据获取系统及电路构建方法技术方案

本申请公开了双时部智能数据获取系统及电路构建方法，其中，该双时部智能数据获取系统包括：固定时钟发生模块、初始时钟分发模块、双时部处理模块、第一数据采集模块、第二数据采集模块、数据汇集与时钟校正模块。通过利用本申请实施例提供的技术方案，提供能灵活设置的多路双时部时钟，同时具有数据校准模块，有效降低因硬件问题导致无法避免的延迟，可以为有双时钟多路数据采集需要的设备提供更为灵活、成本相对较低、配置方便，同时数据获取效率、精度以及扩展性能等较为优秀的数据获取系统。

【技术实现步骤摘要】
一种双时部智能数据获取系统及电路构建方法
本申请涉及信号传输
以及医学成像领域，特别涉及一种双时部智能数据获取系统及电路构建方法。
技术介绍
在医学数据采集的过程中时常会对不同类型的信号进行分别采集，如在正电子断层发射扫描(PositronEmissionTomography,PET)中统对光电倍增管产生的波形用高速模数转换器(Analog-to-DigitalConverter,ADC)进行多次采样工作，然后把由模数转换器得到的采样结果和由时间数字转换器(Time-to-DigitalConverter,TDC)得到的每次采样时间和送入后端处理电路，从而得到光电倍增管输出的电脉冲信号的时间和能量信息。其中ADC采样所需的时钟频率的要求相比TDC要低得多，如果整套系统采用一套同样的时钟，不仅对硬件设计要求较高，且会对性能造成浪费。因此，需要针对性的对不同系统提供不同的系统时钟，以提高性能的利用率。另外对于多个数据采集模块来说，时钟传输的过程中可能因为电缆线的长短，内部结构，以及端口之间的不同造成时间上的延迟，这种时间延迟严重的情况本文档来自技高网...

【技术保护点】
1.一种双时部智能数据获取系统，包括:/n固定时钟发生模块，用于产生固定频率的时钟，提供信号源，与时钟配置模块相连接；/n时钟配置模块，用于产生可以自行设置参数的初始时钟信号，与初始时钟分发模块相连接；初始时钟分发模块，用于初始时钟信号同步输出至少三路第一时钟信号，一路双时部处理模块相连接，一路与数据汇集与时钟校正模块相连接，剩余信号与第一数据采集模块相连接；/n双时部处理模块，用于接收第一时钟信号并再将其再配置，然后分发出第二时钟信号，一路与数据汇集与时钟校正模块相连接，剩余信号与第二数据采集模块相连接；/n第一数据采集模块，用于以第一时钟信号为时钟源对输入待采集信号进行数据采集，与数据汇集...

【技术特征摘要】
1.一种双时部智能数据获取系统，包括:
固定时钟发生模块，用于产生固定频率的时钟，提供信号源，与时钟配置模块相连接；
时钟配置模块，用于产生可以自行设置参数的初始时钟信号，与初始时钟分发模块相连接；初始时钟分发模块，用于初始时钟信号同步输出至少三路第一时钟信号，一路双时部处理模块相连接，一路与数据汇集与时钟校正模块相连接，剩余信号与第一数据采集模块相连接；
双时部处理模块，用于接收第一时钟信号并再将其再配置，然后分发出第二时钟信号，一路与数据汇集与时钟校正模块相连接，剩余信号与第二数据采集模块相连接；
第一数据采集模块，用于以第一时钟信号为时钟源对输入待采集信号进行数据采集，与数据汇集与时钟校正模块相连接；
第二数据采集模块，用于以第二时钟信号为时钟源对输入待采集信号进行数据采集，与数据汇集与时钟校正模块相连接；数据汇集与时钟校正模块，用于汇总采集到的数据以及以基准时钟为准，对输入数据进行校正，并分别发送第一、第二时钟复位信号到时钟配置模块和双时部处理模块。


2.根据权利要求1所述的一种双时部智能数据获取系统，其特征在于，所述时钟配置模块包括FPGA主控、网络模块、储存模块、时钟扇出缓冲器，通过网络模块对第一时钟信号进行配置，并能储存配置文件在储存模块中，时钟信号通过时钟扇出缓冲器输出。


3.根据权利要求1所述的一种双时部智能数据获取系统，其特征在于，所述初始时钟分发模块时钟配置模块输出的时钟为时钟源，分发出频率、空占比、相位相同的不少于三路同步的第一时钟信号。


4.根据权利要求1所述的一种双时部智能数据获取系统，其特征在于，所述双时部处理模块包含第二时钟生成模块、第二时钟分发模块，其中第二时钟生成模块以第一时钟信号为信号源，对信号的频率、空占比、相位进行再配置，然后分发出不少于一路的第二时钟信号。


5.根据权利要求1所述的一种双时部智能数据获取系统，其特征在于，所述第一数据采集模块中可包含多个独立数据采集单元，每一路分别以初始时钟分发模块分发的第一时钟信号作为独立时钟源进行数据采集，独立采集单元个...

【专利技术属性】
技术研发人员：邓贞宙，吕忠锰，
申请(专利权)人：南昌大学，
类型：发明
国别省市：江西;36