一种磁存储器件中底电极的制备方法技术

技术编号:25641162 阅读:44 留言:0更新日期:2020-09-15 21:32
本发明专利技术提供了一种磁存储器件中底电极的制备方法,该制备方法包括:提供衬底,该衬底上具有介电层,介电层上设置有底通孔以及金属插塞;在介电层上沉积硬掩膜层;在介电层的外围区域刻蚀出对准标记;去除硬掩膜层;在去除硬掩膜层后的结构上沉积底电极材料层,且底电极材料层未填满对准标记;刻蚀底电极材料层以形成底电极。通过一次沉积较厚的底电极材料层,实现一次沉积即可增加底电极的厚度的目的,使厚度增加后的底电极中间没有分层,提高底电极的可靠性及稳定性,提高产品良率;且减少工序步骤,使工艺流程更简洁。该对准标记能够作为在底电极材料层上刻蚀出底电极过程中光刻步骤的对准记号,降低工艺复杂性和成本,提高对位精度。

【技术实现步骤摘要】
一种磁存储器件中底电极的制备方法
本专利技术涉及半导体制造
,尤其涉及一种磁存储器件中底电极的制备方法。
技术介绍
磁性随机存储器(MagneticRandomAccessMemory,简称MRAM)以磁性隧道结(magnetictunneljunctions,简称MTJ)为信息存储基本单元。MRAM具备SRAM(StaticRandom-AccessMemory,静态随机存取存储器)的快速读写特性和DRAM(DynamicRandomAccessMemory,动态随机存取存储器)的高密度集成特点,是极具潜力的下一代非易失性存储器。作为主要器件,磁性隧道结的制备工艺流程极为复杂和重要。其中MTJ底电极的厚度对于MTJ薄膜(MTJfilm)的影响又显得尤为重要,如果底电极过薄会在CMP(ChemicalMechanicalPolishing,化学机械抛光)overpolish(CMP过抛光)后导致底通孔中的填充物Cu扩散到MTJ薄膜,从而改变MTJ薄膜的结构,在硬掩膜刻蚀时在等离子体的轰击下造成MTJ薄膜剥离,从而导致MTJ器件失效。...

【技术保护点】
1.一种磁存储器件中底电极的制备方法,其特征在于,所述制备方法包括:/n提供衬底,所述衬底上具有介电层,所述介电层上设置有底通孔以及填充在所述底通孔内的金属插塞;/n在所述介电层上沉积硬掩膜层;/n在所述介电层的外围区域形成对准标记;/n去除沉积在所述介电层上的所述硬掩膜层;/n在去除所述硬掩膜层后的结构上沉积底电极材料层,且所述底电极材料层未填满所述对准标记;/n刻蚀所述底电极材料层以形成所述底电极。/n

【技术特征摘要】
1.一种磁存储器件中底电极的制备方法,其特征在于,所述制备方法包括:
提供衬底,所述衬底上具有介电层,所述介电层上设置有底通孔以及填充在所述底通孔内的金属插塞;
在所述介电层上沉积硬掩膜层;
在所述介电层的外围区域形成对准标记;
去除沉积在所述介电层上的所述硬掩膜层;
在去除所述硬掩膜层后的结构上沉积底电极材料层,且所述底电极材料层未填满所述对准标记;
刻蚀所述底电极材料层以形成所述底电极。


2.如权利要求1所述的制备方法,其特征在于,所述对准标记的深度为D1,所述底电极材料层的厚度为D2;其中,D1≥110%D2。


3.如权利要求2所述的制备方法,其特征在于,所述对准标记的深度D1大于3000A。


4.如权利要求2所述的制备方法,其特征在于,所述底电极材料层的厚度D2为300~500A。


5.如权利要求1所述的制备方法,其特征在于,所述硬掩膜层为TEOS...

【专利技术属性】
技术研发人员:崔卫刚
申请(专利权)人:浙江驰拓科技有限公司
类型:发明
国别省市:浙江;33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1