半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，尤其是涉及一种磁阻式随机存取存储器(MagnetoresistiveRandomAccessMemory,MRAM)及其制作方法。
技术介绍
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。上述磁阻效应还被应用在磁场感测(magneticfieldsensor)领域，例如，移动电话中搭配全球定位系统(globalpositioningsystem,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropicmagnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetictunnelingjunction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
技术实现思路
本专利技术一实施例公开一种制作半导体元件的方法。首先形成一第一磁性隧穿结(magnetictunnelingjunction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。本专利技术另一实施例公开一种半导体元件，其包含一第一磁性隧穿结(magnetictunnelingjunction,MTJ)设于一基底上，一第一超低介电常数介电层设于该第一MTJ上，一受损层设于该第一超低介电常数介电层上以及一第二超低介电常数介电层设于该受损层上。本专利技术又一实施例公开一种半导体元件，其包含一第一磁性隧穿结(magnetictunnelingjunction,MTJ)以及一第二MTJ设于一基底上，一覆盖层设于该第一MTJ以及该第二MTJ上，其中设于该第一MTJ以及该第二MTJ间的该覆盖层上表面低于该第一MTJ正上方的该覆盖层上表面以及一超低介电常数介电层设于该覆盖层上。本专利技术再一实施例公开一种半导体元件，其包含一第一磁性隧穿结(magnetictunnelingjunction,MTJ)以及一第二MTJ设于一基底上，一第一超低介电常数介电层设于该第一MTJ及该第二MTJ上，一第一覆盖层设于该第一第一超低介电常数介电层内并设于该第一MTJ及该第二MTJ之间以及一第二超低介电常数介电层设于该第一超低介电常数介电层上。附图说明图1至图7为本专利技术一实施例制作MRAM单元的方式示意图；图8至图11为本专利技术一实施例制作MRAM单元的方法示意图；图12至图14为本专利技术一实施例制作MRAM单元的方法示意图。主要元件符号说明12基底14MTJ区域18层间介电层20金属内连线结构22金属内连线结构24金属间介电层26金属内连线28停止层30金属间介电层32金属内连线34阻障层36金属层38MTJ堆叠结构40遮盖层42遮盖层44第一电极层46固定层48自由层50遮盖层52第二电极层54图案化掩模56有机介电层58含硅硬掩模与抗反射层60图案化光致抗蚀剂62MTJ64第一倾斜侧壁66第二倾斜侧壁68衬垫层70间隙壁72MTJ74覆盖层76开口78上凹曲面80下凹曲面82超低介电常数介电层84金属间介电层86超低介电常数介电层88第一开口90下凹曲面92第二开口94受损层96倒V形98第一蚀刻制作工艺100第二蚀刻制作工艺102第三开口104超低介电常数介电层108超低介电常数介电层110开口112覆盖层114超低介电常数介电层116覆盖层118覆盖层120覆盖层具体实施方式请参照图1至图7，图1至图7为本专利技术一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图。如图1至图7所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(siliconcarbide)、砷化镓(galliumarsenide)等所构成的群组，且基底12上较佳定义有一磁性隧穿结(magnetictunnelingjunction,MTJ)区域14以及一逻辑区域(图未示)。基底12上可包含例如金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)18等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层18可设于基底12上并覆盖MOS晶体管，且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。然后于MTJ区域14以及逻辑区域的层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞，其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中，金属内连线结构22则包含一停止层28、一金属间介电层30以及多个金属内连线32镶嵌于停止层28与金属间介电层30中。在本实施例中，金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trenchconductor)，金属内连线结构22中设于MTJ区域14的金属内连线32则包含接触洞导体(viaconductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalttungstenphosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，其特征在于，包含：/n形成第一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上；/n形成第一超低介电常数介电层于该第一MTJ上；/n进行第一蚀刻制作工艺去除部分该第一超低介电常数介电层并形成受损层于该第一超低介电常数介电层上；以及/n形成第二超低介电常数介电层于该受损层上。/n

【技术特征摘要】
1.一种制作半导体元件的方法，其特征在于，包含：
形成第一磁性隧穿结(magnetictunnelingjunction,MTJ)于基底上；
形成第一超低介电常数介电层于该第一MTJ上；
进行第一蚀刻制作工艺去除部分该第一超低介电常数介电层并形成受损层于该第一超低介电常数介电层上；以及
形成第二超低介电常数介电层于该受损层上。


2.如权利要求1所述的方法，其中该第一蚀刻制作工艺包含将氮气轰击至该第一超低介电常数介电层内以形成该受损层。


3.如权利要求1所述的方法，其中该第一超低介电常数介电层上表面包含曲面，该方法包含：
进行该第一蚀刻制作工艺将该区面转换为V形。


4.如权利要求1所述的方法，另包含：
形成该第一MTJ以及第二MTJ于该基底上；
形成该第一超低介电常数介电层于该第一MTJ以及该第二MTJ上并形成开口于该第一MTJ及该第二MTJ之间；
进行该第一蚀刻制作工艺以形成第二开口于该第一MTJ及该第二MTJ之间；以及
在形成该第二超低介电常数介电层之前进行第二蚀刻制作工艺去除部分该第一超低介电常数介电层以形成第三开口于该第一MTJ及该第二MTJ之间。


5.如权利要求4所述的方法，其中该第一开口宽度小于该第二开口宽度。


6.如权利要求4所述的方法，其中该第二开口宽度小于该第三开口宽度。


7.一种半导体元件，其特征在于，包含：
第一磁性隧穿结(magnetictunnelingjunction,MTJ)，设于基底上；
第一超低介电常数介电层，设于该第一MTJ上；
受损层，设于该第一超低介电常数介电层上；以及
第二超低介电常数介电层，设于该受损层上。


8.如权利要求7所述的半导体元件，另包含：
金属间介电层，设于该基底上；
第一金属内连线以及第二金属内连线，设于该金属间介电层内；
该第一MTJ设于该第一金属内连线上以及第二MTJ设于该第二金属内连线上；以及
该第一超低介电常数介电层设于该金属间介电层上并环绕该第一MTJ及该第二MTJ。


9.如权利要求7所述的半导体元件，其中设于该第一MTJ以及该第二MTJ间的...

【专利技术属性】
技术研发人员：王慧琳，侯泰成，高苇昕，蔡馥郁，谢晋阳，翁宸毅，张境尹，蔡滨祥，李昆儒，李志岳，吕佳霖，陈俊隆，廖琨垣，赖育聪，黄伟豪，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71