用于多晶片图像传感器的具有同时读取和写入功能的DRAM制造技术

一种逐像素块键合图像传感器具有包括多个像素块的像素阵列，该像素阵列具有将信号联接至ADC的选择电路。图像传感器具有DRAM超级块的图像RAM，每个超级块具有多个DRAM块，每个DRAM块具有三态输出，该三态输出驱动图像RAM输出总线，并且从多个ADC输入数据。每个DRAM块具有联接到读取地址和写入地址的地址多路复用器。每个超级块的各个DRAM块被同时写入，其数据宽于图像RAM输出总线的宽度。一种捕获和处理图像的方法，包括：通过ADC从像素块的像素中读取第一图像帧；在第一DRAM超级块中写入第一图像帧的数字像素数据；以及读取像素数据到对齐缓冲器中。该方法包括将读取第一图像帧与将第二图像帧写入第二超级块重叠。

【技术实现步骤摘要】
用于多晶片图像传感器的具有同时读取和写入功能的DRAM
技术介绍
通常，逐像素块键合的堆叠晶片图像传感器设计具有像素阵列芯片(die)，其中像素以组或像素块的形式布置，每组包含8、16、32或64个像素，组中的每个像素通过模数转换器(ADC)被依次读取到图像存储器(图像RAM)中，至少图像RAM位于与像素阵列芯片不同的芯片上。图像传感器可生成大量的原始图像数据。例如，具有12位ADC的24兆像素图像传感器可以针对每个原始图像帧生成288兆位的数据。有些相机不仅捕获单个图像，还捕获突发的四个甚至有时更多的图像；四个288兆位图像超出了存储单个突发原始图像所需的千兆位存储器。动态存储器(DRAM)是图像RAM的首选，因为动态存储器(DRAM)的单元大小很小，可以存储此类图像突发，直到可以处理和压缩图像为止。
技术实现思路
一种逐像素块键合图像传感器具有第一芯片的像素阵列，该像素阵列包括多个像素块和像素选择电路，每个像素块具有多个像素，并且像素选择电路适于将信号联接至模数转换器(ADC)。图像传感器还具有由多个动态RAM(DRAM)超级块构成的图像随机存取存储器(图像RAM)，其中每个超级块至少包括第一DRAM块和第二DRAM块，每个DRAM块具有三态输出，其联接以通过从DRAM块的DRAM读取的数据驱动图像RAM输出总线，以及写入数据输入，其联接以接收来自多个ADC的写入数据，并且提供要写入DRAM块的DRAM的数据，每个DRAM块具有地址多路复用器，其联接以接收读取地址和写入地址，并且向DRAM块的DRAM提供地址。每个超级块的多个DRAM块被配置为同时写入，并且来自ADC的数据的宽度大于图像RAM输出总线的宽度。一种在逐像素块键合图像传感器中捕获、重新排序像素并处理图像的方法，包括：将第一图像帧的、来自像素块的像素中的像素数据读取到模数(ADC)转换器中；对于第一图像帧，将像素数据数字化为数字像素数据；写入第一图像帧的数字像素数据到第一DRAM超级块中；以及将第一图像帧的数字像素数据读取到对齐缓冲器中。该方法还包括：将数字像素数据从对齐缓冲器读取到图像处理器中，以及允许读取第一图像帧的数字像素数据与写入第二图像帧的数字像素数据到第二DRAM超级块重叠，第二图像帧的数字像素数据通过将来自与读取第一图像帧相同的像素块的像素数据进行数字化而获得。附图说明图1示出了具有三晶片逐像素键合的图像传感器的相机的图像传感器的重要框图，其示出了芯片与块之间的信息流。图2是类似于图1的图像传感器的逻辑框图，其具有在第一芯片上的像素阵列、在第二芯片上的ADC阵列、在第三芯片上的图像RAM以及在第二芯片上的进一步图像处理。图3是DRAM块的框图。图4是包含图3的DRAM块的图像RAM的框图。图5是示出图像RAM的DRAM块的写入脉冲的时序图。图6是示出系统的操作的流程图。具体实施方式参考图1和图2，由三晶片(或三芯片)堆叠的、逐像素块键合图像传感器100将入射光接收到图像传感器100的像素阵列芯片210或像素阵列晶片的一部分上。该光与像素阵列芯片210、101的像素阵列211的像素的块103、140中的光电二极管相互作用。每个块103、140具有多个像素，在示例实施方式中，每个块的像素计数的范围可以从4到128个，并且在特定实施方式中，每个块具有64个像素。在一个实施方式中，像素阵列芯片210、101是背面照明的光电传感器芯片，其包括该块内每个像素的光电二极管和像素选择晶体管，每个块在像素阵列芯片的表面上具有芯片间键合焊盘，该芯片间键合焊盘联接到ADC的独立模数转换器(ADC)139、179、214以及数字芯片188、216，其中ADC和数字芯片188、216是第二晶片的一部分。ADC中的每个ADC139、179、214以及数字芯片188、216将从相关联像素块103、140中的选定像素接收的信号190、192转换为数字形式，并且通过芯片通孔和芯片间键合焊盘194、196将该数字形式提供到RAM芯片198、218上的图像RAM182、216，其中RAM芯片是从RAM晶片切下的一部分。在特定的实施方式中，图像RAM182、216被实现为动态RAM(DRAM)。图像RAM182、216的大小和配置设定为容纳至少一个数字化的图像，在一个实施方式中，其容纳单个图像，而在另一个实施方式中，其容纳多个图像的堆叠；在特定的实施方式中，其容纳四个图像的堆叠。图像RAM182、216配置为通过RAM芯片198、218的对齐缓冲器184、220被读取，读出数据通过RAM芯片的芯片间键合焊盘(联接至ADC和数字芯片188、216的芯片间键合焊盘和芯片通孔)发送，且随后发送至ADC和数字芯片188、216的图像处理器186。在一个实施方式中，像素块中有很多行和列，例如但不限于，一个20兆像素的相机阵列可以具有5120×4096个像素；以16个像素的块为单位，在1280x1024的块阵列中为1,310,720个块。在使用64个像素的块的替代实施方式中，相似大小的相机阵列在640×512像素块的阵列中可以具有327,680个块。因为在每个块中的像素必须通过与该块相关联的ADC被顺序地读取，并且与同一行的块中的块的像素被并行读取，所以来自一行块的每个块中的一个像素的数据被写入图像RAM182的每个有效写入字中。图像RAM182的写入发生在由写入地址生成器183生成的写入地址处，该写入地址的各部分对应于用于选择像素块103、140的像素的地址。写入地址生成器183可以位于像素阵列芯片210、ADC和数字芯片216或RAM芯片218的任意一个上；由于写入地址是按确定的顺序生成的，并且计数器相对于芯片至芯片键合较小，因此写入地址生成器183的各部分(诸如计数器)可以在像素阵列芯片210和RAM芯片218上复制。图像RAM具有足够的容量来存储两个或更多个图像帧，在特定的实施方式中为四个图像。一旦帧被写入图像RAM中，则图像RAM182以逐个块行读取到对齐缓冲器184中。然后对齐缓冲器184以最能支持图像处理的像素顺序读取到图像处理器186中。图像RAM的读取地址由读取地址生成器185生成，读取地址生成器185配置为生成与正被读取到图像处理器186中的图像帧的各部分对应的地址。写入地址生成器183和读取地址生成器185彼此独立地生成地址，写入地址187和读取地址189不需要相关。写入地址生成器183可以生成写入地址187，用于以短突发将超过2000比特的非常长的字的图像帧写入图像RAM中，而读取地址生成器185可以生成读取地址189，用于当图像处理器186接受并处理图像帧时，在更长的时间段内将对应的图像帧读取为较短的字。图像RAM由DRAM块300组成。每个DRAM块具有地址多路复用器302、地址解码器304、动态RAM阵列306和感测放大器/写入缓冲器308。在一些实施方式中，可以有多个动态RAM阵列306A和相关联的感测放大器/写入缓冲器308本文档来自技高网...

【技术保护点】
1.一种逐像素块键合图像传感器，包括：/n像素阵列，位于第一集成电路芯片上，所述像素阵列包括多个像素块以及像素选择电路，每个所述像素块包括多个像素，且所述像素选择电路适于将对应于所述多个像素中选定像素的信号联接到与所述像素块相关联的第一芯片至芯片键合；/n模数转换器(ADC)，联接到与每个像素块相关联的所述第一芯片至芯片键合；/n图像随机存取存储器(RAM)，包括多个动态RAM(DRAM)超级块，其中每个超级块包括：/n至少第一DRAM块和第二DRAM块，每个DRAM块具有三态输出和写入数据输入，所述三态输出联接以通过从所述DRAM块的DRAM读取的数据来驱动图像RAM输出总线，以及所述写入数据输入联接以接收来自多个所述ADC的写入数据，并且提供要写入所述DRAM块的所述DRAM的数据，每个DRAM块具有地址多路复用器，所述地址多路复用器联接以接收读取地址和写入地址，并且向所述DRAM块的所述DRAM提供地址；以及/n每个超级块的多个DRAM块被配置为同时写入，并且来自所述ADC的数据的宽度大于所述图像RAM输出总线的宽度。/n

【技术特征摘要】
20190304 US 16/292,1721.一种逐像素块键合图像传感器，包括：
像素阵列，位于第一集成电路芯片上，所述像素阵列包括多个像素块以及像素选择电路，每个所述像素块包括多个像素，且所述像素选择电路适于将对应于所述多个像素中选定像素的信号联接到与所述像素块相关联的第一芯片至芯片键合；
模数转换器(ADC)，联接到与每个像素块相关联的所述第一芯片至芯片键合；
图像随机存取存储器(RAM)，包括多个动态RAM(DRAM)超级块，其中每个超级块包括：
至少第一DRAM块和第二DRAM块，每个DRAM块具有三态输出和写入数据输入，所述三态输出联接以通过从所述DRAM块的DRAM读取的数据来驱动图像RAM输出总线，以及所述写入数据输入联接以接收来自多个所述ADC的写入数据，并且提供要写入所述DRAM块的所述DRAM的数据，每个DRAM块具有地址多路复用器，所述地址多路复用器联接以接收读取地址和写入地址，并且向所述DRAM块的所述DRAM提供地址；以及
每个超级块的多个DRAM块被配置为同时写入，并且来自所述ADC的数据的宽度大于所述图像RAM输出总线的宽度。


2.根据权利要求1所述的逐像素块键合图像传感器，其中，每个DRAM块具有由三态驱动器根据所述写入数据输入驱动的数据...

【专利技术属性】
技术研发人员：陈家明，柳勋，秦晴，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国;US