读出电路、图像传感器和电子设备制造技术

本申请实施例提供了一种读出电路、图像传感器和电子设备，能够有效降低图像传感器的面积和功耗上的开销。该读出电路包括：多个电容器、开关电路和输出电路；其中，多个电容器通过开关电路连接至输出电路；多个电容器用于分别存储多个像素电路的输出信号；输出电路用于通过开关电路逐个输出多个电容器存储的信号。

【技术实现步骤摘要】
读出电路、图像传感器和电子设备本申请是申请日为2019年6月20日、申请号为201920940140.5、名称为“读出电路、图像传感器和电子设备”的技术申请的分案申请。
本申请实施例涉及读出电路
，并且更具体地，涉及一种读出电路、图像传感器和电子设备。
技术介绍
图像传感器是一种将光信号转换成电信号的装置。图像传感器通常包括像素电路、读出电路、模数转换电路和数字处理电路，其中，像素电路可以将感受到的光信号转换成电信号后，输入到读出电路中，读出电路可以将像素电路输出的电信号放大和读出，模数转换电路可以将读出电路输出的模拟信号转换为数字信号，数字处理电路可以对模数转换电路输出的数字信号进行算法处理。随着社会的发展，图像传感器的面积和功耗问题越来越受到人们的关注。因此，如何减小图像传感器的面积和功耗，是一项亟待解决的问题。
技术实现思路
本申请实施例提供一种读出电路、图像传感器和电子设备，能够有效降低图像传感器的面积和功耗上的开销。第一方面，提供了一种读出电路，包括：多个电容器、开关电路和输出电路；其中，所述多个电容器通过所述开关电路连接至所述输出电路；所述多个电容器用于分别存储多个像素电路的输出信号；所述输出电路用于通过所述开关电路逐个输出所述多个电容器存储的信号。在一些可能的实施例中，所述开关电路包括多个开关，所述多个开关与所述多个电容器一一对应，所述输出电路用于通过所述多个开关的逐个导通以逐个输出所述多个电容器存储的信号。在一些可能的实施例中，当所述输出电路用于输出所述多个电容器中的第i个电容器存储的信号时，所述第i个电容器对应的开关导通，所述开关电路中除所述第i个电容器对应的开关之外的其他开关断开。在一些可能的实施例中，所述多个像素电路为同一方向上的像素电路。在一些可能的实施例中，所述多个电容器的数量小于或等于所述同一个方向上的像素电路的数量。在一些可能的实施例中，所述多个电容器用于同时采样并存储所述多个像素电路的输出信号。在一些可能的实施例中，当所述多个电容器同时采样所述多个像素电路的输出信号时，所述开关电路中的所有开关导通。在一些可能的实施例中，所述输出电路包括运算放大器，所述运算放大器用于放大和输出所述多个电容器存储的信号。在一些可能的实施例中，所述输出电路还包括：反馈电容器、第一开关、第二开关和第三开关；其中，所述第一开关的两端分别连接至所述运算放大器的输入端和输出端，所述反馈电容器的左极板连接至所述运算放大器的输入端，所述反馈电容器的右板通过第三开关连接至所述运算放大器的输出端，所述第二开关的两端分别连接至所述反馈电容器的右极板和电压源。第二方面，提供了一种图像传感器，包括第一方面或第一方面的任意可能的实现方式中的读出电路。第三方面，提供了一种电子设备，包括第一方面或第一方面的任意可能的实现方式中的读出电路。上述技术方案，读出电路中包括多个(例如S个)电容器，从而可以对S个像素电路的输出信号进行独立的存储，然后逐个进行输出，使得S个像素电路可以共用一个读出电路，这样的话，图像传感器中的读出电路数目可以降低为原来的1/S。由于电容器在读出电路中的尺寸较小，增加电容器后增加的读出电路的面积可以忽略不计。此外，读出电路中的功耗主要来源于输出电路，增加电容器后读出电路的功耗几乎不变，从而图像传感器的面积和功耗可以降低为原来的1/S。附图说明图1是现有的一种读出电路的应用方式示意图。图2是一种现有的读出电路结构示意图。图3是图1和图2所示的读出电路对应的控制方式时序图。图4是本申请实施例的读出电路的示意图。图5是本申请实施例的一种读出电路的结构示意图。图6是图5所示的读出电路的一种应用方式示意图。图7是图5和图6所示的读出电路对应的控制方式时序图。图8是本申请实施例的另一种读出电路的结构示意图。图9是图8所示的读出电路的一种应用方式示意图。图10是本申请实施例的超像素电路的结构示意图。图11是本申请实施例的电子设备的示意性框图。具体实施方式下面将结合附图，对本申请实施例中的技术方案进行描述。图1是现有的一种读出电路100的应用方式示意图。在图1中，一个读出电路与一行的n个像素电路连接，像素电路的输出为读出电路的输入。下面结合图2和图3对读出电路100的工作原理进行描述。其中，图2为图1中的读出电路100的结构示意图，图3是该读出电路100对应的控制方式时序图。如图2所示，读出电路100主要可以由以下6个部分构成：①输入电容器C1，输入电容器C1的电容为C1；②反馈电容器C2，反馈电容器C2的电容为C2；③运算放大器(OperationalAmplifier，OPA)，OPA的增益为-A，理想情况下A为∞，OPA的输入电压为VI，输出电压为VOUT；④采样开关SW1，SW1的控制信号为CLKS；⑤两个保持开关之一SW2，SW2控制信号为CLKH1；⑥两个保持开关之一SW3，SW3的控制信号为CLKH2。为了便于描述，前述3个开关均定义为：控制信号高电平时导通。结合图3的时序图可以看出：在t1时刻，CLKS从低电平变为高电平，CLKH1为高电平，CLKH2为低电平，此时SW1开始导通，SW2导通，SW3断开，并且在t1至t2时段SW1、SW2和SW3的状态维持不变，该电路工作在采样相位。反馈可以使得理想情况下的OPA的输入电压VI维持在共模电压，设OPA的共模电压为VCM，t1至t2时段读出电路100的输入信号为VIN1，则输入电容器C1上存储的电荷满足：(VIN1-VCM)*C1，反馈电容器C2上存储的电荷满足：(VREF-VCM)*C2。其中，VREF为电压源的电压。然后，在t2至t3时段，CLKS从高电平变为低电平，CLKH1从高电平变为低电平，CLKH2从低电平变为高电平，因此在t3时刻SW1断开，SW2断开，SW3开始导通，并且在t3至t4时段SW1、SW2和SW3的状态维持不变，该电路工作在保持相位。反馈可以使得理想情况下的OPA输入电压VI维持在共模电压VCM，设t3至t4时段OPA的输入电压为VIN2，则输入电容器C1上存储的电荷可以满足：(VIN2-VCM)*C1，反馈电容器C2上存储的电荷可以满足：(VOUT-VCM)*C2。从采样相位切换到保持相位的过程中，输入电容器C1的右极板以及反馈电容器C2的左极板均没有电荷通路，因此根据电荷守恒原理有：(VIN2-VCM)*C1+(VOUT-VCM)*C2＝(VIN1-VCM)*C1+(VREF-VCM)*C2(1)由公式(1)可以得到：最后，在t4至t5时段，CLKH2从高电平变为低电平，CLKH1从低电平变为高电平，CLKS从低电平变为高电平，因此在t5时刻SW1开始导通，SW2导通，SW3断开，读出电路回复到t1时刻的状态。需本文档来自技高网...

【技术保护点】
1.一种读出电路，其特征在于，包括：/n输入电容阵列，包括多个电容组，所述多个电容组用于分别存储多个像素电路的输出信号；/n输出电路，用于逐个输出所述多个电容组存储的输出信号。/n

【技术特征摘要】
1.一种读出电路，其特征在于，包括：
输入电容阵列，包括多个电容组，所述多个电容组用于分别存储多个像素电路的输出信号；
输出电路，用于逐个输出所述多个电容组存储的输出信号。


2.根据权利要求1所述的读出电路，其特征在于，所述多个像素电路为同一个方向上的像素电路，所述同一个方向为同一行或者同一列，并且所述多个电容组的数量等于所述多个像素电路的数量。


3.根据权利要求2所述的读出电路，其特征在于，所述多个电容组中的每一个电容组包括一个电容器和一个开关，所述多个电容组中的电容器用于分别存储所述输出信号。


4.根据权利要求2所述的读出电路，其特征在于，所述每个电容组中的每一个电容组包括X个电容器和X个开关，所述多个电容组中的电容器用于分别存储所述输出信号。


5.根据权利要求4所述的读出电路，其特征在于，所述像素电路为超像素电路，所述超像素电路包括X个子像素电路。


6.根据权利要求3至5中任一项所述的读出电路，其特征在于，所述多个电容组中的电容器用于同时采样并存储所述多个像素电路的输出信号。


7.根据权利要求6所述的读出电路，其特征在于，当所述多个电容组中的电容器同时采样所述多个像素电路的输出信号时，所述多个电容组中的所有开关导通。


8.根据权利要求3至5中任一项所述的读出电路，其特征在于，所述输出电路用于通过所述多个电容组中的开关的依次导通以逐个输出所述多个电容组中存储的输出信号。


9.根据权利要求3至5中任一项所述的读出电...

【专利技术属性】
技术研发人员：李亮，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：新型
国别省市：广东;44