一种基于背照式图像传感器的高动态范围读出电路制造技术

本发明专利技术公开了一种基于背照式图像传感器的高动态范围读出电路，模拟相关采样和可编程增益放大器，通过多次采样保持的开关切换策略及调整至设定的增益，将像素内读出的电压信号预防大后传输至下级模数转换器；折叠循环式模数转化器，将前级预防大采样后的信号进行量化；数字相关采样合并逻辑电路，得到真正的数字量化信号；时序控制电路，逐行对每列的模数转换器进行控制；输入信号依次经过模拟相关采样和可编程增益放大器，折叠循环式模数转化器和数字相关采样合并逻辑电路后输出量化信号，时钟信号经时序控制电路后分别输入折叠循环式模数转化器和数字相关采样合并逻辑电路。本发明专利技术减小量化误差，提高动态范围，降低读出电路的整体功耗与面积。

【技术实现步骤摘要】
一种基于背照式图像传感器的高动态范围读出电路
本专利技术属于低功耗集成电路
，具体涉及一种基于背照式图像传感器的高动态范围读出电路，涉及用于仿生导航、目标检测等嵌入式系统和消费类电子产品领域。
技术介绍
随着科技的不断进步和人们生活水平的不断提高，消费级的数码相机以及便携式智能手机等各种摄像设备已经成为必需品。图像信息的采集和处理，在消费、医疗、安保以及航空航天等各个领域中都发挥着重要的作用。因此对图像传感器的读出电路提出了低功耗、高动态范围、高速度等新要求。在应用于仿生导航和目标检测系统的读出电路中，随着对读出信号精度要求的提高，需要系统的动态范围不断提升。仅通过提高模数转换器(ADC)位数来提升系统动态范围的方法受系统功耗、面积以及集成电路制造工艺的限制，不利于高集成度小型化的发展需求。通过改进ADC结构，配合数字控制逻辑以提升动态范围，降低功耗及面积的需求，正成为读出电路的主流发展方向。传统的前照式图像传感器设计中，由于工艺对面积的限制，使得读出电路以单斜式ADC为核心的列级结构为主。一般由模拟相关双采样电路、比较器、斜坡信号产生器、计数器等部分组成，通过不断比较采样后的像素读出信号与斜坡信号来得到量化值。这类结构一般工作速率较低，在几百kHz量级，精度不高，位数在8～12位；然而当ADC位数超过12位或时钟速度达到几百MHz量级后，积分型ADC很难做到功耗与面积兼得，导致像素读出的信号精度降低。因此传统的读出电路动态范围有限，需要不断提高时钟速度来弥补逐行曝光方式的缺陷，但是高速的比较器、放大器等电路又会消耗更多的功耗。所以，更多的文献都致力于实现低功耗高速比较器，或是缩短斜坡产生时间及减少比较的次数。无论是应用于仿生导航或目标检测的嵌入式系统中，还是消费类的电子产品中，图像传感器读出电路的低功耗高动态范围的性能始终是关注的重点。作为整个传感器系统的重要组成部分，读出电路面积越小越有利于像素设计、更复杂的片上数字处理与功能实现。
技术实现思路
本专利技术所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于背照式图像传感器的高动态范围读出电路，将低功耗集成电路设计技术应用于图像传感器产品，以提高图像传感器的性能。本专利技术采用以下技术方案：一种基于背照式图像传感器的高动态范围读出电路，包括：模拟相关采样和可编程增益放大器，采用电容负反馈结构，包含做模拟相关多采样的开关结构，通过多次采样保持的开关切换策略及调整至设定的增益，将像素内读出的电压信号预防大后传输至下级模数转换器；折叠循环式模数转化器，采用12+4位两级折叠加循环结构，将前级预防大采样后的信号进行量化；数字相关采样合并逻辑电路，实现将像素读出信号和无响应时的复位信号相减，得到真正的数字量化信号；时序控制电路，采用滚筒式曝光方式，逐行对每列的模数转换器进行控制；输入信号依次经过模拟相关采样和可编程增益放大器，折叠循环式模数转化器和数字相关采样合并逻辑电路后输出量化信号，时钟信号经时序控制电路后分别输入折叠循环式模数转化器和数字相关采样合并逻辑电路。具体的，模拟相关多采样的开关结构为：像元读出信号VP接时钟Φ1控制开关的一端，控制开关的另一端分两路，一路经时钟Φ2控制开关接地，另一路接电容组C1后分两路，一路经时钟Φ1控制开关接共模电压，另一路经时钟Φ2控制开关后分三路，一路接运算放大器负极，第二路经时钟ΦR控制开关接输出端V0，第三路经反馈电容组C2接V0。具体的，折叠循环式模数转化器包括ADC核心逻辑电路、数字计数器和寄存器；ADC核心逻辑电路和数字计数器构成折叠模式，使用两路折叠积分ADC进行相关多采样以降低像素内固定模式噪声、复位热噪声及闪烁噪声，对输入信号进行M次采样，输出信号经过M-2次折叠积分过程，通过积分施加高增益，最后将经过多次降噪折叠积分后的信号输出；循环式ADC在每个周期量化时比较器参考电压保持不变，输入信号经过采样保持模块后，通过Sub-ADC模块中的比较器产生本周期的数字码，数字码通过Sub-DAC模块重新转换为模拟量，并与输入信号作差，将结果通过级间增益后作为下一个量化周期的输入电信，如此循环直到完成所有位的量化，之后将每个周期的输出数字码进行整合，得到最终对输入模拟信号的量化结果。进一步的，ADC核心逻辑电路包括一个两级运算放大器，两个高速比较器分别用于1.5位的子模数转化器Sub-ADC及1.5位的数模转化器DAC，具体为：输入信号接时钟ΦFIADC控制开关的一端，控制开关的另一端分两路，一路接采样保持电路，一路接时钟ΦCADC控制的开关；采样保持电路后接电容切换积分器以及来自1.5位DAC的负反馈输出，电容切换积分器后分两路，一路接1.5位ADC，另一路反馈与时钟ΦCADC控制开关的另一端；1.5位ADC后分三路，一路接1.5位DAC，一路接可逆计数器，一路接寄存器输出量化的n位信号；可逆计数器内包含加法器、寄存器、触发器的组合电路输出m位的量化信号。更进一步的，当ADC切换到循环模式后，在信号采样阶段，运算放大器输出被采样至电容C1a和C1b，1.5位冗余结构的Sub-ADC量化输出至寄存器；在电荷传输阶段，通过1.5位DAC和开关将电容C1和C2连接实现信号传输至输出端并保持。进一步的，数字计数器基于高速触发器DFF进行时序数字电路设计，在每个时钟上升沿，高速触发器DFF将输入信号D传递到输出端Q，可逆部分的逻辑由组合电路控制；触发器间传输由Gray码替代二进制计数。更进一步的，可逆部分的逻辑组合电路具体为：可逆计数器的可逆逻辑包括3个触发器及相关门电路，每个触发器包含时钟输入信号CLK，数据输入信号D，异步复位信号RST和数据输出信号Q；SR锁存器通过输入时钟信号CLK和保持信号Hold输出连接至后面3个DFF的时钟输入信号；第1个DFF的输入信号D<12>由其输出信号Q<12>连接一个反相器电路产生，第2个DFF的输入信号D<13>由输出信号Q<12>与Q<13>连接一个异或门后再与外部输入的选择信号SEL的相反信号连接另一个异或门产生，第3个DFF中输出信号Q<12>和Q<13>连接至一个异或门输出，输出信号Q<13>和选择信号SEL连接另一个异或门输出，两个输出信号连接至同一个或门电路输出，再和Q<14>的相反信号连接至一个异或门输出D<14>；组合电路对应的数字逻辑能够实现加减技术功能。与现有技术相比，本专利技术至少具有以下有益效果：本专利技术一种基于背照式图像传感器的高动态范围读出电路，列级并行的读出方式可以为背照式传感器提供较好的动态范围表现。在信号量化前后分别做相关采样，可以有效降低电路中的量化噪声或非线性等影响，而粗细两级模数转换的结构可以提升输入模拟信号的动态范围。进一步的，模拟相关多采样的开关本文档来自技高网...

【技术保护点】
1.一种基于背照式图像传感器的高动态范围读出电路，其特征在于，包括：/n模拟相关采样和可编程增益放大器，采用电容负反馈结构，包含做模拟相关多采样的开关结构，通过多次采样保持的开关切换策略及调整至设定的增益，将像素内读出的电压信号预防大后传输至下级模数转换器；/n折叠循环式模数转化器，采用12+4位两级折叠加循环结构，将前级预防大采样后的信号进行量化；/n数字相关采样合并逻辑电路，实现将像素读出信号和无响应时的复位信号相减，得到真正的数字量化信号；/n时序控制电路，采用滚筒式曝光方式，逐行对每列的模数转换器进行控制；/n输入信号依次经过模拟相关采样和可编程增益放大器，折叠循环式模数转化器和数字相关采样合并逻辑电路后输出量化信号，时钟信号经时序控制电路后分别输入折叠循环式模数转化器和数字相关采样合并逻辑电路。/n

【技术特征摘要】
1.一种基于背照式图像传感器的高动态范围读出电路，其特征在于，包括：
模拟相关采样和可编程增益放大器，采用电容负反馈结构，包含做模拟相关多采样的开关结构，通过多次采样保持的开关切换策略及调整至设定的增益，将像素内读出的电压信号预防大后传输至下级模数转换器；
折叠循环式模数转化器，采用12+4位两级折叠加循环结构，将前级预防大采样后的信号进行量化；
数字相关采样合并逻辑电路，实现将像素读出信号和无响应时的复位信号相减，得到真正的数字量化信号；
时序控制电路，采用滚筒式曝光方式，逐行对每列的模数转换器进行控制；
输入信号依次经过模拟相关采样和可编程增益放大器，折叠循环式模数转化器和数字相关采样合并逻辑电路后输出量化信号，时钟信号经时序控制电路后分别输入折叠循环式模数转化器和数字相关采样合并逻辑电路。


2.根据权利要求1所述的基于背照式图像传感器的高动态范围读出电路，其特征在于，模拟相关多采样的开关结构为：
像元读出信号VP接时钟Φ1控制开关的一端，控制开关的另一端分两路，一路经时钟Φ2控制开关接地，另一路接电容组C1后分两路，一路经时钟Φ1控制开关接共模电压，另一路经时钟Φ2控制开关后分三路，一路接运算放大器负极，第二路经时钟ΦR控制开关接输出端V0，第三路经反馈电容组C2接V0。


3.根据权利要求1所述的基于背照式图像传感器的高动态范围读出电路，其特征在于，折叠循环式模数转化器包括ADC核心逻辑电路、数字计数器和寄存器；
ADC核心逻辑电路和数字计数器构成折叠模式，使用两路折叠积分ADC进行相关多采样以降低像素内固定模式噪声、复位热噪声及闪烁噪声，对输入信号进行M次采样，输出信号经过M-2次折叠积分过程，通过积分施加高增益，最后将经过多次降噪折叠积分后的信号输出；
循环式ADC在每个周期量化时比较器参考电压保持不变，输入信号经过采样保持模块后，通过Sub-ADC模块中的比较器产生本周期的数字码，数字码通过Sub-DAC模块重新转换为模拟量，并与输入信号作差，将结果通过级间增益后作为下一个量化周期的输入电信，如此循环直到完成所有位的量化，之后将每个周期的输出数字码进行整合，得到最终对输入模拟信号的量化结果。


4.根据权利要求3所述的基于背照式图像传感器的高动态范围读出电路，其特征在于，ADC核心逻辑电路包括一个两级运算放大器，两个高速比较器分别用于1...

【专利技术属性】
技术研发人员：耿莉，何程扬，张冰，辛有泽，赵泽亮，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西;61