一种基于FPGA实现的EtherCAT主站运动控制器制造技术

本实用新型专利技术公开了一种基于FPGA实现的EtherCAT主站运动控制器，包括ARM处理器，所述ARM控制器电性连接有存储器、FPGA、差分驱动和通信接口，所述差分驱动支持八路脉冲，所述差分驱动控制进行点位运动或插补运动的电机数量为8路，所述FPGA支持EtherCAT通道的数量为2个，所述ARM处理器电性连接有输入端和输出端，所述插补算法支持功能包括画圆、画弧、轨迹运动和电子凸轮，所述EtherCAT通道支持32轴，所述32轴循环时间为100uS，本实用新型专利技术涉及计算机硬件技术领域。该基于FPGA实现的EtherCAT主站运动控制器，利用FPGA处理EtherCAT协议栈更有利于充分发挥EtherCAT的技术优势，使实时性更好、更短的循环时间。

【技术实现步骤摘要】
一种基于FPGA实现的EtherCAT主站运动控制器
本技术涉及计算机硬件
，具体为一种基于FPGA实现的EtherCAT主站运动控制器。
技术介绍
EtherCAT总线控制器实现方案有以下几种：基于DSP实现、基于ARM处理器实现、基于FPGA实现，这几种方案各有优势，基于ARM实现的EtherCAT控制器由于实时性相对较弱，所以一般是用于一些简单低端的系统里面，这种方案的最大优势就是实现成本相对较低，DSP实现的EtherCAT控制器，相对处理比较灵活，实时性也比较好，主要应用于一些要求较高的场合，FPGA实现的EtherCAT控制器，由于实时性好，循环时间短，而且还可以采用双EtherCAT口并行处理，这点更是使复杂系统应用中的实时性提高一倍，这种控制器更侧重应用于一些要求较高，对实时性要求更加严格的系统里面，当然这种FPGA实现方案成本相对高一些，但现在国内FPGA技术发展很不错，国内芯片完全可以满足功能和性能要求。另外，采用一些专用的芯片实现的EtherCAT控制器则基本上成本比较高，侧重应用于一些特定场合。但是现有的总线控制器本文档来自技高网...

【技术保护点】
1.一种基于FPGA实现的EtherCAT主站运动控制器，包括ARM处理器，其特征在于：所述ARM控制器电性连接有存储器、FPGA、差分驱动和通信接口，所述差分驱动支持八路脉冲，所述差分驱动控制进行点位运动或插补运动的电机数量为8路，所述FPGA支持EtherCAT通道的数量为2个，所述ARM处理器电性连接有输入端和输出端。/n

【技术特征摘要】
1.一种基于FPGA实现的EtherCAT主站运动控制器，包括ARM处理器，其特征在于：所述ARM控制器电性连接有存储器、FPGA、差分驱动和通信接口，所述差分驱动支持八路脉冲，所述差分驱动控制进行点位运动或插补运动的电机数量为8路，所述FPGA支持EtherCAT通道的数量为2个，所述ARM处理器电性连接有输入端和输出端。

【专利技术属性】
技术研发人员：徐海轮，黄圣淇，
申请(专利权)人：深圳市太控科技有限公司，
类型：新型
国别省市：广东;44