本发明专利技术公开了一种基于DSP和FPGA脉冲控制装置及控制方法，具体涉及脉冲控制领域，包括硬件平台，所述硬件平台由DSP、FPGA、A/D、D/A、密钥存储单元、实时钟、传输接口、总线接口及程序存储器组成，所述FPGA包括：DSP对上方控制命令参数处理、记录数据，进行组帧并对数据编码，设置串口波特率，写入FPGA，FPGA内根据DSP发出的数据控制脉冲间隔控制器、脉冲波形控制器、脉冲幅度控制器、对脉冲间隔、脉冲波形、脉冲幅度进行控制，使脉冲间隔、脉冲波形、脉冲幅度能够精确的控制。够精确的控制。够精确的控制。
【技术实现步骤摘要】
一种基于DSP和FPGA脉冲控制装置及控制方法
[0001]本专利技术涉及脉冲控制
，更具体地说，本专利技术涉及一种基于DSP和FPGA脉冲控制装置及控制方法。
技术介绍
[0002]FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
技术实现思路
[0003]为了克服现有技术的上述缺陷，本专利技术的实施例提供一种基于DSP和FPGA脉冲控制装置及控制方法，本专利技术所要解决的技术问题是：现有的脉冲控制装置及控制方法在使用时存在一定的弊端，现有的脉冲控制装置，不能准确的控制脉冲的脉冲频率、幅度、波形。
[0004]为实现上述目的，本专利技术提供如下技术方案：一种基于DSP和FPGA脉冲控制装置，包括硬件平台，所述硬件平台由DSP、FPGA、A/D、D/A、密钥存储单元、实时钟、传输接口、总线接口及程序存储器组成，所述FPGA包括：脉冲间隔控制器、脉冲波形控制器、脉冲幅度控制器。
[0005](1)DSP：参数的处理、数据的分帧、组帧、编码、通过中断实时监控各种输入信号等；
[0006](2)FPGA：总线控制、通信接口、数据采集、整形、组合逻辑生成、时钟信号产生等；
[0007](3)密钥存储单元：具有EEPROM特性，掉电保护各种参数。
[0008]在一个优选的实施方式中，所述DSP软件设计在CCS2000的开发系统下用C语言设计，DSP软件采用自顶向下的设计思路，按功能划分软件模块，使程序组成模块化，主程序包括：初始化模块、通信模块、数据处理模块、总线控制模块、参数管理模块、故障检测模块。
[0009]在一个优选的实施方式中，所述控制模块的工作流程：
[0010]S1：模块初始化；
[0011]S2：收到上方控制命令；
[0012]S3：进行参数处理；
[0013]S4：判断总线控制的内容；
[0014]S5：记录数据，进行组帧；
[0015]S6：把数据写入FPGA并同步串行发送。
[0016]在一个优选的实施方式中，所述通信模块的工作流程：
[0017]T1：模块初始化；
[0018]T2：判断收到上方数据信息是通信方向还是总线控制方向；
[0019]T3：对数据进行解包、组帧；
[0020]T4：对数据编码；
[0021]T5：设置串口波特率；
[0022]T6：数据写入FPGA、启动发送；
[0023]T7：转到总线控制模块；
[0024]T8：结束。
[0025]当T2判断为通信方向时转到T3，判断为总线控制方向转到T7。
[0026]在一个优选的实施方式中，所述FPGA控制流程包括：
[0027]A1：脉冲间隔控制器根据数据控制脉冲间隔；
[0028]A2：脉冲波形控制器根据数据控制脉冲波形；
[0029]A3：脉冲幅度控制器根据数据控制脉冲幅度；
[0030]A4：通过DA将把数字量信号转变成模拟脉冲信号。
[0031]本专利技术的技术效果和优点：
[0032]1、DSP对上方控制命令参数处理、记录数据，进行组帧并对数据编码，设置串口波特率，写入FPGA，FPGA内根据DSP发出的数据控制脉冲间隔控制器、脉冲波形控制器、脉冲幅度控制器、对脉冲间隔、脉冲波形、脉冲幅度进行控制，使脉冲间隔、脉冲波形、脉冲幅度能够精确的控制。
附图说明
[0033]图1为本专利技术的硬件平台示意图。
[0034]图2为本专利技术主程序的示意图。
[0035]图3为本专利技术控制模块的流程图。
[0036]图4为本专利技术通信模块的工作流程的流程图。
[0037]图5为本专利技术FPGA控制流程的流程图。
具体实施方式
[0038]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本公开的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
[0039]此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多示例实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的示例实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、步骤等。在其它情况下，不详细示出或描述公知结构、方法、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
[0040]由图1和图4，本专利技术提供了一种基于DSP和FPGA脉冲控制装置及控制方法，一种基于DSP和FPGA脉冲控制装置，包括硬件平台，所述硬件平台由DSP、FPGA、A/D、D/A、密钥存储单元、实时钟、传输接口、总线接口及程序存储器组成，所述FPGA包括：脉冲间隔控制器、脉冲波形控制器、脉冲幅度控制器。
[0041](1)DSP：参数的处理、数据的分帧、组帧、编码、通过中断实时监控各种输入信号等；
[0042](2)FPGA：总线控制、通信接口、数据采集、整形、组合逻辑生成、时钟信号产生等；
[0043](3)密钥存储单元：具有EEPROM特性，掉电保护各种参数；
[0044]由图2、所述DSP软件设计在CCS2000的开发系统下用C语言设计，DSP软件采用自顶向下的设计思路，按功能划分软件模块，使程序组成模块化，主程序包括：初始化模块、通信模块、数据处理模块、总线控制模块、参数管理模块、故障检测模块；
[0045]由图3、所述控制模块的工作流程：
[0046]S1：模块初始化；
[0047]S2：收到上方控制命令；
[0048]S3：进行参数处理；
[0049]S4：判断总线控制的内容是分离状态、工作参数、工作频率、电压值、故障检测；
[0050]S5：记录数据，进行组帧；
[0051]S6：把数据写入FPGA并同步串行发送；
[0052]由图4、所述通信模块的工作流程：
[0053]T1：模块初始化；
[0054]T2：判断收到上方数据信息是通信方向还是总线控制方向；
[0055]T3：对数据进行解包、组帧；
[0056]T4：对数据编码；
[0057]T5：设置串口波特率；
[0058]T6：数据写入FPGA、启动发送；
[0059]T7：转到总线控制模块；
[0060]T8：结束。
[0061]当T2本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于DSP和FPGA脉冲控制装置，包括硬件平台，所述硬件平台由DSP、FPGA、A/D、D/A、密钥存储单元、实时钟、传输接口、总线接口及程序存储器组成，所述FPGA包括：脉冲间隔控制器、脉冲波形控制器、脉冲幅度控制器。(1)DSP：参数的处理、数据的分帧、组帧、编码、通过中断实时监控各种输入信号等；(2)FPGA：总线控制、通信接口、数据采集、整形、组合逻辑生成、时钟信号产生等；(3)密钥存储单元：具有EEPROM特性，掉电保护各种参数。2.根据权利要求1所述的一种基于DSP和FPGA脉冲控制装置及控制方法，其特征在于：所述DSP软件设计在CCS2000的开发系统下用C语言设计，DSP软件采用自顶向下的设计思路，按功能划分软件模块，使程序组成模块化，主程序包括：初始化模块、通信模块、数据处理模块、总线控制模块、参数管理模块、故障检测模块。3.根据权利要求1所述的一种基于DSP和FPGA脉冲控制装置及控制...
【专利技术属性】
技术研发人员：徐宜，徐海轮，
申请(专利权)人：深圳市太控科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。