半导体器件及其制造方法技术

本公开的实施例涉及半导体器件及其制造方法。在具有由鳍型MISFET配置的MONOS存储器的半导体器件中，防止了布线之间的寄生电容伴随半导体器件小型化的增加，并且提高了半导体器件的可靠性。在存储器单元阵列中，其中布置了在鳍上形成的多个MONOS型存储器单元，在鳍的短方向上布置的多个鳍上形成的源极区域通过跨过鳍的一个外延层彼此电连接。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用于2019年3月1日提交的日本专利申请号2019-037315的公开内容(包括说明书、附图和摘要)以整体内容通过引用并入本文。
本专利技术涉及一种半导体器件及其制造方法，更具体地说，本专利技术涉及一种当应用于包括鳍型晶体管的半导体器件时有用的技术。
技术介绍
鳍晶体管被已知是具有高操作速度、可以降低漏电流和功耗并且可以小型化的晶体管。例如，鳍型场效应晶体管(FINFET:FinFieldEffectTransistor)是一种半导体器件，其具有在作为沟道层的衬底上凸出的板状(壁状)半导体层的图案并且具有被形成以跨过该图案的栅极电极。此外，EEPROM(电可擦可编程只读存储器)被广泛用作一种能够进行电写入和擦除的非易失性半导体存储器器件。以目前广泛使用的闪存存储器为代表的存储器器件具有在MISFET的栅极电极下被氧化物膜包围的导电浮置栅极电极或俘获电介质膜，并且浮置栅极或俘获电介质膜的电荷存储状态被用作存储器信息，并且所存储的信息被读出作为晶体管的阈值。俘获电介质膜是指能够存储电荷的本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n半导体衬底，所述半导体衬底具有第一区域；/n多个第一凸出部分，作为在所述第一区域中的所述半导体衬底的一部分，从所述半导体衬底的上表面凸出，沿着所述半导体衬底的所述上表面在第一方向上延伸，并且被布置在与所述第一方向相交的第二方向上；/n第一栅极电极，经由第一电介质膜被形成在所述第一凸出部分中的每个第一凸出部分的上表面和侧表面上，并且在所述第二方向上延伸；/n第二栅极电极，经由具有电荷存储部分的第二电介质膜被形成在所述第一凸出部分中的每个第一凸出部分的所述上表面和所述侧表面上，经由第三电介质膜与所述第一栅极电极的一个侧表面相邻，并且在所述所述第二方向上延伸；/n第一半...

【技术特征摘要】
20190301 JP 2019-0373151.一种半导体器件，包括：
半导体衬底，所述半导体衬底具有第一区域；
多个第一凸出部分，作为在所述第一区域中的所述半导体衬底的一部分，从所述半导体衬底的上表面凸出，沿着所述半导体衬底的所述上表面在第一方向上延伸，并且被布置在与所述第一方向相交的第二方向上；
第一栅极电极，经由第一电介质膜被形成在所述第一凸出部分中的每个第一凸出部分的上表面和侧表面上，并且在所述第二方向上延伸；
第二栅极电极，经由具有电荷存储部分的第二电介质膜被形成在所述第一凸出部分中的每个第一凸出部分的所述上表面和所述侧表面上，经由第三电介质膜与所述第一栅极电极的一个侧表面相邻，并且在所述所述第二方向上延伸；
第一半导体区域，被形成在平面图中与所述第一栅极电极相邻的所述第一凸出部分中的每个第一凸出部分中；
第二半导体区域，被形成在平面图中与所述第二栅极电极相邻的所述第一凸出部分中的每个第一凸出部分中；
第一半导体层，被形成在所述第一半导体区域被形成所在的所述第一凸出部分中的每个第一凸出部分的所述上表面和所述侧表面上，并且与所述第一半导体区域电连接；以及
第二半导体层，被形成在所述第二半导体区域被形成所在的所述第一凸出部分的所述上表面和所述侧表面上，并且与所述第二半导体区域电连接，
其中所述第一栅极电极、所述第二栅极电极、所述第一半导体区域和所述第二半导体区域配置非易失性存储器元件，
其中，在所述第二方向上相邻的所述第一半导体层彼此分离，并且
其中，在所述第二方向上相邻的所述第二半导体层彼此连接。


2.根据权利要求1所述的半导体器件，
其中，与所述第二半导体层接触的所述第一凸出部分的所述上表面高于与所述第一半导体层接触的所述第一凸出部分的所述上表面。


3.根据权利要求2所述的半导体器件，
其中，插塞的数目小于由所述第二半导体层覆盖的所述多个第一凸出部分的数目，所述插塞穿过覆盖所述第二半导体层的层间绝缘膜、被布置在所述第二半导体层上并且与所述第二半导体层电连接。


4.根据权利要求2所述的半导体器件，包括：
多个第二凸出部分，作为在不同于所述第一区域的第二区域中的所述半导体衬底的一部分，从所述半导体衬底的所述上表面凸出，沿着所述半导体衬底的所述主表面在第三方向上延伸，并且被布置在与所述第三方向相交的第四方向；
第三栅极电极，经由第四电介质膜被形成在所述第二凸出部分的上表面和侧表面上，并且在所述第四方向上延伸；
源极区域和漏极区域，被形成为从所述第二凸出部分的所述上表面和所述侧表面到所述第二凸出部分的内部，以便在平面图中夹着所述第三栅极电极；以及
第三半导体层，覆盖所述源极区域和所述漏极区域被形成所在的所述第二凸出部分中的每个第二凸出部分的所述上表面和所述侧表面，并且与所述多个第二凸出部分接触，
其中，所述第三栅极电极、所述源极区域和所述漏极区域配置场效应晶体管，并且
其中，与在所述第四方向上相邻的所述第二凸出部分接触的所述第三半导体层彼此分离。


5.根据权利要求4所述的半导体器件，
其中，与所述第二半导体层接触的所述第一凸出部分的所述上表面高于与所述第三半导体层接触的所述第二凸出部分的所述上表面。


6.根据权利要求2所述的半导体器件，
其中，所述第一半导体层和所述第二半导体层中的每个半导体层的上表面和侧表面被硅化物层覆盖。


7.根据权利要求2所述的半导体器件，
其中，与布置在所述第二方向上的所述多个第一凸出部分接触的所述第一半导体层彼此分离。


8.根据权利要求2所述的半导体器件，
其中，在所述第二方向上从所述第一凸出部分的所述侧表面到所述第一半导体层的端部的第一距离小于相邻的所述第一凸出部分之间的距离的1/2，并且
其中，在所述第二方向上从所述第一凸出部分的所述侧表面到所述第二半导体层的端部的第二距离大于或等于相邻的所述第一凸出部分之间的距离的1/2。


9.一种制造半导体器件的方法，包括：
(a)制备具有第一区域的半导体衬底；
(b)在所述第一区域中形成作为所述半导体衬底的一部分的多个第一凸出部分，所述多个第一凸出部分从所述半导体衬底的上表面凸出，沿着所述半导体衬底的所述上表面在第一方向上延伸，并且被布置在与所述第一方向相交的第二方向上；
(c)在所述(b)之后，经由第一电介质膜在所述第一凸出部分中的每个第一凸出部分的上表面和侧表面上形成第一栅极电极，并且经由具有电荷存储部分的第二电介质膜在所述第一凸出部分中的每个第一凸出部分的所述上表面和所述侧表面上形成第二栅极电极，所述第二栅极电极经由第...

【专利技术属性】
技术研发人员：山口直，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP