MOS管漏极控制传输型多进制及十进制位权乘法器制造技术

一种由MOS管组成的一位多值数字乘法器(MOS管漏极控制传输型多进制及十进制位权乘法器)，由不同形式的多值乘法模块组成，所述的多值乘法模块有乘0模块、乘1模块、乘2模块……乘N模块，所述的模块是由不同方式连接的运算单元组合连接构成，所述的单元用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”的权利要求3所述电路做为单元排列组合而成，把各单元MOS管的漏极连接在一起作为控制端并和一组位权输入的一个数值端连接，模块中各单元的栅极作为另一组位权数据输入端，组成的模块称为漏控乘法运算模块；模块输出分为两组，一组是本位输出，依据所选电路的进位制不同。

【技术实现步骤摘要】
MOS管漏极控制传输型多进制及十进制位权乘法器
本专利技术涉及计算机
，具体是实现多值计算机的基础硬件之一“MOS管漏极控制传输型多进制及十进制位权乘法器”技术背景迄今为止所有的计算机及其相关的数字系统都是二值的，多值计算尽管有很多优点，但因为没有支持多值运算的的关键硬件，故而发展极为缓慢，可以说多值计算机特别是十进制计算机的实现几乎为零，鉴于这种情况，本专利技术提出一种简单而有效的多值计算实施电路特别是十值计算的有效方法及用二值硬件实现多值特别是十值的加、减、乘，除的算术运算及其逻辑运算的关键电路，称其为“量化逻辑”及其电路。
技术实现思路
“量化逻辑”是用模拟信息量化后产生的标记信息做为算子进行逻辑运算，演绎，判断的逻辑系统量化逻辑的简单理解把连续、模糊、混沌信息量化后的标记值做为输入输出进行逻辑运算的方法就叫做量化逻辑，实现其运算的电路就叫做量化逻辑电路，于是量化逻辑电路的输入前置部分大多数是量化器或被量化了的权值线。后置输出部分为量化权值线或量化幅权线。量化逻辑运用了二值逻辑和多值逻辑乃至模糊逻辑的基本思想，并且用简单有效的具有二值取向电路实现了多值及其模糊逻辑的关键电路，使得在逻辑原件只限于简单两种状态的情况下，同样组成多值及其模糊的逻辑运算电路，特别是量化逻辑的兼容性运算和量化寄存的方法从根本上解决了多值运算、寄存的难题，从而开辟了新一代计算设备的更新坦途。量化逻辑繁华多样的运算方法对人工智能的发展可提供有效的硬件支撑。自然信息是模拟连续变化的，思维只能对稳定形象和固定属性的事物信息产生认知，不进行定形固化的信息是不能被认知的，于是对模拟连续变化的信息进行定形固化的处理方法将是思维运作的优先的基本方法，由于现有的知识把对信息的这类处理方式叫做量化，于是我们把“量化”产生的信息的逻辑关系称为“量化逻辑”。量化就是模数转换的一种处理信息的方法，有定点、采样值、归并三个步骤。量化也是思维处理信息的一种方法，亦有三个步骤，划界，标记、混叠量化亦是自然事物集散属性的一种表现，任何事物总是以有别于其他事物的特征显现自身的属性，不同属性的确定事物的交接处生成边界，不同属性的表现形成特征，相近属性的延展混为一体。于是我们定义：利用事物的异样属性和思维的比较特征分析和辩解事物的方法就叫做量化。用量化思维对现实事物信息的操作方法和运算规则就叫做量化逻辑。量化的主要操作方法是：多元量化，多值量化，多重量化量化的基本规则是对自然百态信息属性的简单离散化，最小稳定化，规整有序化，定点清晰化，形成含义浅显的具有囊括属性的标记过程。量化逻辑把信息定义成模拟信息，数字信息。数字信息又定义为“幅权信息”和“位权信息”。幅权信息是时变幅度权重信息，位权信息是空间分布位置的权重信息。其中模拟信息在量化逻辑中的定义：模拟信息由两部分组成，一是表现信息，它是连续时刻的幅度权值信息。二是隐含信息，它是“有”“无”状态信息，“有”是表示有信息但不管幅值大小，“无”表示没信息，没信息表示没有信息作用在该系统上。数字信息在量化逻辑中的定义：数字信息在量化逻辑中是指以做了适度量化的信息。幅权信息在量化逻辑中的定义：幅权信息也是由两部分组成，一是表现信息，幅权表现信息是把模拟信息用量化归并的方法把其幅值阶梯化了的信息，归并后的有序梯阶组成以进位制为限的多值数字序列，序列中各元素的值便是幅权值，幅权值是表现信息。幅权信息中的隐含信息是二态单值信息，是“有”“无”状态信息，“有”是表示有信息但不管幅权值大小，“无”表示没信息，没信息表示没有信息作用在该系统上。实质上幅权信息就是“含态权值”信息。位权信息在量化逻辑中的定义：位权信息也是由两部分组成，一是表现信息，它是在位权输出线组中唯一有电平输出的端子，其输出及信息具有互不相容属性。二是隐含信息，它是由有电平输出线在多个位权输出线中的空间位置所确定的权重信息。位权信息虽然是两种状态信息但由于使用“有”“无”两种状态，而“无”状态表示没有连接(和开关的断开是一样的属性)故而是二态单值逻辑信息。另外无和零值是不同的，无是不存在，对连接在该点上的事物没有作用，零是存在的，对连接在该点上的事物产生零的作用。这也就是零作用和无作用的区别。实质上位权信息就是“含权态值”信息。简单的说：在量化逻辑中，模拟信息，幅权信息，位权信息都内含有两种信息，即表现信息和隐含信息，一种是“权”信息，一种是“态”信息。“态”信息具逻辑属性，“权”信息具量度属性。在量化逻辑中，态运算和权运算是分离的，态运算是逻辑运算，权运算依照需求进行赋意分形的数值运算，亦可做为多值逻辑运算。权运算在做为逻辑运算时具有和传统逻辑不同的运算关系，如：异值与，同值与，异值或，同值或等，并且逻辑运算关系在电路实施上有幅权逻辑运算电路和位权逻辑运算电路两种结构。传统二值“与”逻辑是退化了的同值与逻辑，二值“或”逻辑是退化了的同值或逻辑。在量化逻辑中用“最小取向”法则所获得的信息是“态”值信息。“逻辑运算”只是“最小取向运算”，是“态”值运算，于是只有“与”“或”逻辑运算，其它的运算如：取大，取小，求补，加，减，乘，除，比较等等均是“权值”运算，“态”值逻辑运算判断运算条件的完备性，权值“量度”运算确定多种规则运算的操作值。量化逻辑以“量化”为手段直接获取所需信息，并且所获得的信息通过量化器直接转变为“幅权”或“位权”数字信息，“幅权”或“位权”数字信息便于运算和储存，幅权信息有利于传输交流，位权信息有利于运算记录。量化器承担信息的转换。在量化逻辑的中，传统二值逻辑信息是“二权值幅权信息”。量化逻辑和传统逻辑互相兼容。量化逻辑和传统逻辑的最大不同是把逻辑状态信息和信息权值信息分解开来，逻辑状态信息和传统逻辑信息基本相同，信息权值可以突破二值限制实现多值化运算。同时可以突破多值运算需要多值逻辑支持的限制，原则上可以实现任意进位制的数值运算及多值逻辑运算。所有的二值逻辑电路均可运行量化逻辑信息，一般情况下需在二值电路的输入上连接下拉电阻，已消除二值信息中多余的一个逻辑值，在输出方面亦采用与开关性状相同的单值器件以阻止多余的一个逻辑值输出。实现量化运算的关键电路是量化器，量化器有幅权量化器和位权量化器，位权量化器是把时间信息转化为空间信息的“时-空”变换器件，幅权量化器是把空间信息转化为时间信息的“空-时”变换器件。空间信息特征是区域分布控制信息，时间信息特征是实时随机变化信息。“位权”信息和“幅权”信息在电路实施上的差异是，“位权”信息的优势是：逻辑电压需求简单，逻辑摆幅可以做的很小，于是器件参数要求不高，功耗可以做的很低，其关键是状态明晰，速度快，出错率极低。但器件耗用量大，空置资源很多，占用空间资源较大。“幅权”信息的优势是：器件耗用量小，空置资源少，占用空间资源少，其关键是单端多值特性，信息蕴含量很高，但对器件参数要求较高，器件工作电压较高，功耗较大。从量化逻辑的基本特征可见，量化本文档来自技高网...

【技术保护点】
1.一种由MOS管漏极控制传输型多进制及十进制位权乘法器，由不同形式的多值乘法模块组成，所述的多值乘法模块有乘0模块、乘1模块、乘2模块……乘N模块，所述的模块是由不同方式连接的运算单元组合连接构成，所述的单元用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”的权利要求3所述电路做为单元排列组合而成，把各单元MOS管的漏极连接在一起作为控制端并和一组位权输入的一个数值端连接，模块中各单元的栅极作为另一组位权数据输入端，组成的模块称为漏控乘法运算模块；模块输出分为两组，一组是本位输出，依据所选电路的进位制不同，输出线数目不同，二进制有两条线输出，三进制有三条线输出，四进制有四条线输出，五进制有五条线输出，六进制有六条线输出，七进制有七条线输出，八进制有八条线输出，九进制有九条线输出，十进制有十条线输出….；另一组是进位输出，进位输出线也依据所选进位制确定，二进制、三进制乘法器有两条进位输出线，四进制乘法器有三条进位输出线，五进制乘法器有四条进位输出线，六进制乘法器有五条进位输出线，七进制乘法器有六条进位输出线，八进制乘法器有七条进位输出线，九进制乘法器有八条进位输出线，十进制乘法器有九条进位输出线，N进制乘法器有N-1条进位输出线；所述的进位位权输出线，本位位权输出线，按照位权线分布规则排列；所述的二进制乘法器共用两个模块，乘0模块，乘1模块；所述的三进制乘法器共用三个乘法模块，乘0模块，乘1模块，乘2模块；所述的四进制乘法器共用四个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块；所述的五进制乘法器共用五个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块；所述的六进制乘法器共用六个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块；所述的七进制乘法器共用七个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块；所述的八进制乘法器共用八个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块，乘7模块；所述的九进制乘法器共用九个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块，乘7模块，乘8模块；所述的十进制乘法器共用十个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块，乘7模块，乘8模块，乘9模块；随着进位制升高模块数依次变多。/n...

【技术特征摘要】
20190222 CN 201910155702X1.一种由MOS管漏极控制传输型多进制及十进制位权乘法器，由不同形式的多值乘法模块组成，所述的多值乘法模块有乘0模块、乘1模块、乘2模块……乘N模块，所述的模块是由不同方式连接的运算单元组合连接构成，所述的单元用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”的权利要求3所述电路做为单元排列组合而成，把各单元MOS管的漏极连接在一起作为控制端并和一组位权输入的一个数值端连接，模块中各单元的栅极作为另一组位权数据输入端，组成的模块称为漏控乘法运算模块；模块输出分为两组，一组是本位输出，依据所选电路的进位制不同，输出线数目不同，二进制有两条线输出，三进制有三条线输出，四进制有四条线输出，五进制有五条线输出，六进制有六条线输出，七进制有七条线输出，八进制有八条线输出，九进制有九条线输出，十进制有十条线输出….；另一组是进位输出，进位输出线也依据所选进位制确定，二进制、三进制乘法器有两条进位输出线，四进制乘法器有三条进位输出线，五进制乘法器有四条进位输出线，六进制乘法器有五条进位输出线，七进制乘法器有六条进位输出线，八进制乘法器有七条进位输出线，九进制乘法器有八条进位输出线，十进制乘法器有九条进位输出线，N进制乘法器有N-1条进位输出线；所述的进位位权输出线，本位位权输出线，按照位权线分布规则排列；所述的二进制乘法器共用两个模块，乘0模块，乘1模块；所述的三进制乘法器共用三个乘法模块，乘0模块，乘1模块，乘2模块；所述的四进制乘法器共用四个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块；所述的五进制乘法器共用五个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块；所述的六进制乘法器共用六个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块；所述的七进制乘法器共用七个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块；所述的八进制乘法器共用八个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块，乘7模块；所述的九进制乘法器共用九个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块，乘7模块，乘8模块；所述的十进制乘法器共用十个乘法模块，乘0模块，乘1模块，乘2模块，乘3模块，乘4模块，乘5模块，乘6模块，乘7模块，乘8模块，乘9模块；随着进位制升高模块数依次变多。


2.根据权利要求1，所述的模块是由不同方式连接的乘法运算单元组合连接构成，所述的单元用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”的权利要求3所述电路做为单元排列组合而成，把各单元MOS管的漏极连接在一起作为控制端并和一组位权输入的一个数值端连接，模块中各单元的栅极作为另一组位权数据输入端，组成的模块称为漏控乘法运算模块；所述的模块输出被分形为进位位权输出和本位...

【专利技术属性】
技术研发人员：胡五生，
申请(专利权)人：胡五生，
类型：发明
国别省市：甘肃;62