【技术实现步骤摘要】
MOS管阵列式多进制及十进制位权加法器
本专利技术涉及计算机
，具体是实现多值计算机的基础硬件之一“MOS管阵列式多进制及十进制位权加法器”技术背景迄今为止所有的计算机及其相关的数字系统都是二值的，多值计算尽管有很多优点，但因为没有支持多值运算的的关键硬件，故而发展极为缓慢，可以说多值计算机特别是十进制计算机的实现几乎为零，鉴于这种情况，本专利技术提出一种简单而有效的多值计算实施电路特别是十值计算的有效方法及用二值硬件实现多值特别是十值的加、减、乘，除的算术运算及其逻辑运算的关键电路，称其为“量化逻辑”及其电路。
技术实现思路
“量化逻辑”是用模拟信息量化后产生的标记信息做为算子进行逻辑运算，演绎，判断的逻辑系统量化逻辑的简单理解把连续、模糊、混沌信息量化后的标记值做为输入输出进行逻辑运算的方法就叫做量化逻辑，实现其运算的电路就叫做量化逻辑电路，于是量化逻辑电路的输入前置部分大多数是量化器或被量化了的权值线。后置输出部分为量化权值线或量化幅权线。量化逻辑运用了二值逻辑和多...
【技术保护点】
1.一种MOS管阵列式多进制及十进制位权加法器由三部分组成，逻辑运算部，分形控制部和承意连接部；所述的逻辑运算部承担输入信息的全部逻辑运算；所述的分形控制部承担输出隔离和指令分配；所述的承意连接部按照运算需求和结果把指令标记连接到对应的输出位权线上；所述的逻辑运算部和分形控制部是用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”连接组成；所述的MOS管阵列式多值位权全与控制器随使用的进位制不同，其组成规模也不同，二进制有两路位权输入四组指令分形隔离输出，三进制有两路位权输入九组指令分形隔离输出，四进制有两路位权输入十六组指令分形隔离输出...
【技术特征摘要】
1.一种MOS管阵列式多进制及十进制位权加法器由三部分组成，逻辑运算部，分形控制部和承意连接部；所述的逻辑运算部承担输入信息的全部逻辑运算；所述的分形控制部承担输出隔离和指令分配；所述的承意连接部按照运算需求和结果把指令标记连接到对应的输出位权线上；所述的逻辑运算部和分形控制部是用专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”连接组成；所述的MOS管阵列式多值位权全与控制器随使用的进位制不同，其组成规模也不同，二进制有两路位权输入四组指令分形隔离输出，三进制有两路位权输入九组指令分形隔离输出，四进制有两路位权输入十六组指令分形隔离输出，五进制有两路位权输入二十五组指令分形隔离输出，六进制有两路位权输入三十六组指令分形隔离输出，七进制有两路位权输入四十九组指令分形隔离输出，八进制有两路位权输入六十四组指令分形隔离输出，九进制有两路位权输入八十一组指令分形隔离输出，十进制有两路位权输入一百组指令分形隔离输出，N进制有两路位权输入N×N组指令分形隔离输出；所述的分型控制部是专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”中的分形二极管的组合，两个二极管一组，正极互相连接再接到逻辑运算管的源极，一个二极管承担本位连接输出，另一个二极管承担进位连接输出；所述的承意连接部是两组位权输出总线，一组是进位输出总线，一组是本位输出总线。
2.根据权利要求1，所述的逻辑运算部是把专利申请201711119713.x“量化逻辑之多进制算术运算器赋意分形集成单元电路”中的逻辑运算...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。