保护半导体集成电路以防范逆向工程的方法及半导体装置制造方法及图纸

本发明专利技术提供了一种保护半导体集成电路以防范逆向工程的方法及半导体装置，使得关于运作信息的逆向工程变得困难。本发明专利技术以防范逆向工程的保护方法，生成正常运作时的期望值(S100)；监视半导体集成电路的监视地点P1、P2的电压波形(S102)；对监视的电压波形当中生成的测定值，与期望值进行比较(S104)；基于比较结果判定是否有逆向工程(S106)；以及判定为有逆向工程的情况下，使半导体集成电路执行异于正常运作的保护模式(S108)。

【技术实现步骤摘要】
保护半导体集成电路以防范逆向工程的方法及半导体装置
本专利技术是关于一种保护半导体集成电路以防范逆向工程的方法。
技术介绍
在快闪存储器等半导体集成电路的内部结构或内部运作中，包含了作为机密信息而应该保护的有用信息。然而，现况是这样的信息，可将半导体芯片利用逆向工程进行分析或解析，而为第三者所知悉。对此，通过在集成电路结构下功夫，以采取防范逆向工程的对策。举例来说：为了隐蔽配线的连接信息，在多层配线的上层配置假电路，使下层形成的真正电路结构难以解析；或是形成与真实的介层金属连接线(ViaContactHall)相同形状的金属连接线，使得进行逆向工程时难以识别两者是否有连接功能(专利文献1)。又，揭示了通过变更导电遮罩(BlockMask)，利用硅化层的人造边缘(ArtifactEdge)，使得装置不表现出真实结构而引起误导等范例(专利文献2)。[先前技术文献][专利文献][专利文献1]特开2003-158185号公报[专利文献2]特开2010-118688号公报
技术实现思路
[专利技术所欲解决的课题]如专利文献1、2所示，既有的半导体集成电路或半导体电路的逆向工程防范对策，在结构上予以变更或增加，针对有关半导体集成电路的运作信息，依旧未能找出完善的措施。举例来说，近年来的快闪存储器，为了改善像狭窄临界值的分布或者抑制干扰等存储单元的特性，而对于读出或写入双方实行复杂的动作(例如，在电压的斜率或是步阶宽度等下工夫)。因此，参与设备制造的工程师，花费了大多数的时间，为了存储单元特性的评估或其改善，而实行复杂的操作。这些复杂的操作对于设备制造业者来说，是非常有利的技术诀窍，透过针测半导体芯片的内部(例如金属配线)，复杂的运作很容易曝光，并推测出内部的运作。本专利技术为解决这样的既有课题，提供一种保护方法以及半导体装置，使得有关于运作信息的逆向工程变得困难为目的。[用以解决课题的手段]有关本专利技术的保护半导体集成电路以防范逆向工程的方法，具有下列步骤：监视前述半导体集成电路预定的监视地点的电压波形的步骤；判定监视的电压波形是否符合正常运作时的期望值的步骤；以及在判定不符合前述期望值的情况下，控制前述半导体集成电路，以使前述半导体集成电路以异于正常的模式下运作的步骤。有关本专利技术的半导体装置，具备保护半导体集成电路以防范逆向工程的功能，具有：生成装置，在半导体集成电路正常运作时，从监视地点得到的电压波形当中生成期望值；监视装置，监视前述监视地点的电压波形；判定装置，根据前述监视装置，判定监视的电压波形是否符合正常运作时的前述期望值；以及控制装置，在判定不符合前述期望值的情况下，控制前述半导体集成电路，以使前述半导体集成电路以异于正常的模式下运作。[专利技术效果]基于本专利技术，监视半导体集成电路预定的监视地点的电压波形；以及在监视的电压波形与正常运作时的期望值不符的情况下，使半导体集成电路以异于正常的模式下运作，故可以在进行逆向工程时，隐蔽与正常运作时的操作有关的信息，并且防止这种信息被轻易地解析。附图说明图1为关于本专利技术实施例的快闪存储器结构的方块图。图2为关于第1实施例的逆向工程保护功能结构的方块图。图3中(A)为正常运作时的内部电路的电压波形，图3中(B)为图3中(A)的电压波形当中生成的脉冲波形，图3中(C)为脉冲波形的关联数据的示意图。图4为规定关于第1实施例的电源电压Vcc，以及运作温度Ta和时间Tp的关系的示意图。图5中(A)为异常运作时的内部电路的电压波形，图5中(B)为图5中(A)的电压波形当中生成的脉冲波形，图5中(C)为脉冲波形的关联数据的示意图。图6为根据本专利技术第1实施例的RE判定部的其中一例，图6中(A)为内部电路的电压波形，图6中(B)为电压波形当中生成的正常运作的脉冲波形，图6中(C)为电压波形当中生成的逆向工程时的脉冲波形，图6中(D)为控制器使用的时脉的示意图。图7为说明本专利技术第1实施例的保护模式的示意图。图8为关于第1实施例的逆向工程的保护运作的流程图。图9为关于第2实施例的逆向工程保护功能结构的方块图。图10为关于第2实施例的逆向工程的保护运作的流程图。符号说明：100～快闪存储器110～存储器阵列120～输入输出缓冲130～地址缓冲140～控制器150～字线选择电路160～页缓冲/检测电路170～列选择电路180～内部电压产生电路190～电压检测部192～温度检测部210～期望值生成部220～测定值生成部230～比较部240～RE判定部250～保护模式执行部260～保护模式设定部S100、S102、S104、S106、S108、S200、S202、S204～步骤具体实施方式接下来，将针对本专利技术的实施形态参照图式详细说明。本专利技术搭载了保护半导体集成电路以防范逆向工程的功能。作为保护对象的半导体集成电路，并没有特别限制，例如：快闪存储器、可变电阻式存储器、磁存储器等非易失性存储器、动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)等易失性存储器、中央处理器(CPU)、数位信号处理器(DSP)、逻辑(logic)等。在以下实施例中，以反及(NAND)型快闪存储器为例进行说明。[实施例]图1为关于本专利技术实施例，具备逆向工程保护功能的NAND型快闪存储器的示意图。本实施例的快闪存储器100，具有多个方块BLK(0)、BLK(1)、…、BLK(m-1)；各方块的结构，包含：存储器阵列110，配置有多个NAND串；输入输出缓冲120，连接外部输入输出端I/O；地址暂存器130，从输入输出缓冲120接收地址数据；控制器140，从输入输出缓冲120接收命令数据等，并控制各部；字线选择电路150，解码来自于地址暂存器130的行地址信息Ax，并基于解码的结果而执行选择方块以及字线等；页缓冲/检测电路160，保持字线选择电路150选择的页所读出的数据，并保持应该要在选择的页中进行编程的输入数据；列选择电路170，解码来自于地址暂存器130的列地址信息Ay，并基于该解码的结果而选择页缓冲/检测电路160内的列地址的数据；内部电压产生电路180，生成用于读出数据、编程以及擦洗等必要的种种电压(写入电压Vpgm、通过电压Vpass、读出通过电压Vread、以及擦洗电压Vers等)；电压检测部190，检测从外部供给的电源电压Vcc或预定监视地点P1、P2的电压；以及温度检测部192，检测快闪存储器的运作温度。控制器140由硬件、软件、硬件与软件所构成，例如，由包含唯读存储器(ROM)/随机存取存储器(RAM)以及中央处理器(CPU)的微控制器、微处理器、或状态机等所构成。本实施例的控制器140，附加控制读出动作、编程动作、以及擦洗动作之类的功能，并具备保护本文档来自技高网...

【技术保护点】
1.一种保护方法，保护半导体集成电路以防范逆向工程，其特征在于，具有下列步骤：/n监视所述半导体集成电路预定的监视地点的电压波形的步骤；/n判定监视的电压波形是否符合正常运作时的期望值的步骤；以及/n在判定不符合所述期望值的情况下，控制所述半导体集成电路，以使所述半导体集成电路以异于正常的模式下运作的步骤。/n

【技术特征摘要】
20190225 JP 2019-0313471.一种保护方法，保护半导体集成电路以防范逆向工程，其特征在于，具有下列步骤：
监视所述半导体集成电路预定的监视地点的电压波形的步骤；
判定监视的电压波形是否符合正常运作时的期望值的步骤；以及
在判定不符合所述期望值的情况下，控制所述半导体集成电路，以使所述半导体集成电路以异于正常的模式下运作的步骤。


2.根据权利要求1所述的保护方法，其特征在于，所述判定监视的电压波形是否符合正常运作时的期望值的步骤，当所述监视地点的电压充电直到第1数值的时间超过容许范围时，判定为正在进行逆向工程。


3.根据权利要求1所述的保护方法，其特征在于，所述监视所述半导体集成电路预定的监视地点的电压波形的步骤，从所述监视地点的电压波形生成脉冲信号；以及所述判定步骤，自基准时刻起至脉冲信号升起的时间超过容许范围时，判定为正在进行逆向工程。


4.根据权利要求1所述的保护方法，其特征在于，所述控制所述半导体集成电路，以使所述半导体集成电路以异于正常的模式下运作的步骤，让所述半导体集成电路在假定的条件下运作。


5.根据权利要求1所述的保护方法，其特征在于，所述控制所述半导体集成电路，以使所述半导体集成电路以异于正常的模式下运作的步骤，让所述半导体集成电路停止运作。


6.根据权利要求1所述的保护方法，其特征在于，还包含：半导体集成电路在正常运作时，从所述监视地点得到的电压波形当中生成所述期望值的步骤。


7.根...

【专利技术属性】
技术研发人员：村上洋树，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71