一种晶体振荡器电路及其控制方法技术

本申请实施例公开了一种晶体振荡器电路及其控制方法，晶体振荡器电路包括第一放大器和第二放大器；第一放大器的信号输出端与第二放大器的信号输入端相连；第一放大器的信号输入端和信号输出端之间并联有晶体；第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；第一放大器可以包括N个相互并联的第一MOS电路，N≥1，N为正整数；每个第一MOS电路包括多个相互串联的MOS管。通过该实施例方案，降低了功耗。

【技术实现步骤摘要】
一种晶体振荡器电路及其控制方法
本文涉及晶体振荡器设计技术，尤指一种晶体振荡器电路及其控制方法。
技术介绍
32.768KHz经过15次2分频(32.768K/215＝1)为1Hz，因此被广泛用于计时电路中，由于计时电路通常一直处于工作中，因此对功耗特别敏感，希望晶体振荡器的功耗越低越好，另外供电电压常见的为1.5V的纽扣电池以及3.6V的可充电锂电池，因此希望在1.5V～3.6V均可以正常工作。晶体振荡器电路结构如图1所示，其中XTAL为32.768K的晶体，C1、C2为电容，为保证晶体能够振荡在32.768KHz左右，X1为放大器，提供晶体振荡能量，X2为输出Buffer(缓存)，输出32.768KHz的方波时钟。其中X1放大器的跨导为gm1，为保证晶体能够正常起振，gm1的最小值gm1_min需要满足：gm1_min≥ωn2*Rm*C1*C2式1其中，ωn为振荡频率(2*π*32.728K)，Rm为晶体内部等效电阻。为保证晶体能够正常起振，gm1至少为gm1_min的5倍以上，而gm1又直接与电流相关，因此gm1的设计直接决定了电路的功耗水平。另外在芯片生产中，芯片处于不同的工艺角下，并且考虑到芯片间一致性的问题，通常需要较大的电流才能保证所有芯片都能正常起振。
技术实现思路
本申请实施例提供了一种晶体振荡器电路及其控制方法，能够降低功耗。本申请实施例提供了一种晶体振荡器电路，可以包括：第一放大器和第二放大器；所述第一放大器的信号输出端与所述第二放大器的信号输入端相连；所述第一放大器的信号输入端和信号输出端之间并联有晶体；所述第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；所述第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；其中，所述第一放大器包括N个相互并联的第一MOS电路，N≥1，N为正整数；每个第一MOS电路包括多个相互串联的MOS管。在本申请的示例性实施例中，所述第一MOS电路可以包括：至少一个第一PMOS管和至少一个第一NMOS管；所述第一PMOS管的源极和漏极连接有第一二极管，所述第一NMOS管的源极和漏极连接有第二二极管；所述第一PMOS管的源极与所述第一放大器输入电源相连；所述第一PMOS管的漏极和所述第一NMOS管的漏极相连后作为所述第一放大器的信号输出端；所述第一NMOS管的源极接地；所述第一PMOS管的栅极和所述第一NMOS管的栅极相连后作为所述第一放大器的信号输入端；所述第一PMOS管的漏极和所述第一PMOS管的栅极之间串联有第一电阻。在本申请的示例性实施例中，所述晶体振荡器电路还可以包括：主控电路；所述主控电路，可以与所述第一放大器的信号输出端相连，可以设置为当N≥2时，根据所述信号输出端的输出电压与预设的电压下限阈值和电压上限阈值之间的大小关系判断所述时钟信号的幅值大小，并根据判断结果确定所述第一放大器中接入的第一MOS电路的数量N增加或减小。在本申请的示例性实施例中，所述第一PMOS管的源极与所述第一放大器输入电源之间串联有第一控制开关；和/或，所述第一NMOS管的源极与地之间串联有第二控制开关；所述主控电路，可以与每个第一MOS电路中的所述第一控制开关和/或所述第二控制开关相连，可以设置为根据对接入第一MOS电路的数量N进行增加或减小的确定结果控制一个或多个第一MOS电路中的所述第一控制开关和/或所述第二控制开关的闭合或打开，以使所述第一放大器中并联的第一MOS电路的数量N增加或减小。在本申请的示例性实施例中，所述晶体振荡器电路还可以包括第一比较器和第二比较器；所述主控电路通过所述第一比较器和所述第二比较器与所述第一放大器的信号输出端相连；所述第一比较器，设置为将所述第一放大器的信号输出端的输出电压与所述电压下限阈值相比较，并根据所述输出电压与所述电压下限阈值的大小关系输出第一时钟信号；将所述第一时钟信号输入所述主控电路，作为所述第一放大器中接入的第一MOS电路的数量N增加或减小的第一判断依据；所述第二比较器，设置为将所述第一放大器的信号输出端的输出电压与所述电压上限阈值相比较，并根据所述输出电压与所述电压上限阈值的大小关系输出第二时钟信号；将所述第二时钟信号输入所述主控电路，作为所述第一放大器中接入的第一MOS电路的数量N增加或减小的第二判断依据。在本申请的示例性实施例中，所述主控电路与所述第一比较器的第一输出端和所述第二比较器的第二输出端相连；所述第一比较器的第一输入端和所述第二比较器的第二输入端均与所述第一放大器的信号输出端相连；所述第一比较器的第三输入端为所述电压下限阈值的输入端；所述第二比较器的第四输入端为所述电压上限阈值的输入端。在本申请的示例性实施例中，所述晶体振荡器电路还可以包括：低压差线性稳压器LDO；所述LDO可以包括：第一电压输入端和第一电压输出端；所述第一电压输入端，与外部输入电源相连；所述第一电压输出端，分别与所述第一放大器和所述第二放大器的电源输入端相连，设置为输出所述第一放大器和所述第二放大器的电源电压。在本申请的示例性实施例中，所述LDO还可以包括：第二电压输入端、第二电压输出端和第三电压输出端；所述第二电压输入端，与第二MOS电路的电压输出端相连，所述第二MOS电路设置为产生用于计算所述第一MOS电路的数量N的电压下限阈值和电压上限阈值；所述第二电压输出端，设置为输出所述电压下限阈值；所述第三电压输出端，设置为输出所述电压上限阈值。在本申请的示例性实施例中，所述第二MOS电路可以包括：第二PMOS管和第二NMOS管；所述第二PMOS管的源极和漏极连接有第三二极管，所述第二NMOS管的源极和漏极连接有第四二极管；所述第二PMOS管的源极为预设电流的输入端；所述第二PMOS管的漏极和所述第二NMOS管的漏极相连；所述第二NMOS管的源极接地；所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第二NMOS管的栅极相连后作为所述第二MOS电路的电压输出端。本申请实施例还提供了一种晶体振荡器电路的控制方法，所述晶体振荡器电路为上述任意一项所述的晶体振荡器电路；当所述晶体振荡器电路中的第一放大器可以包括N个相互并联的第一MOS电路，且N为正整数，N≥2时，所述方法包括：根据所述信号输出端的输出电压与预设的电压下限阈值和电压上限阈值之间的大小关系判断所述时钟信号的幅值大小，并根据判断结果确定所述第一放大器中接入的第一MOS电路的数量N增加或减小；根据对接入第一MOS电路的数量N进行增加或减小的确定结果控制一个或多个第一MOS电路中的控制开关的闭合或打开，以使所述第一放大器中并联的第一MOS电路的数量N增加或减小。与相关技术相比，本申请实施例的晶体振荡器电路可以包括：第一放大器和第二放大器；本文档来自技高网...

【技术保护点】
1.一种晶体振荡器电路，其特征在于，包括：第一放大器和第二放大器；所述第一放大器的信号输出端与所述第二放大器的信号输入端相连；所述第一放大器的信号输入端和信号输出端之间并联有晶体；所述第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；所述第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；/n其中，所述第一放大器包括N个相互并联的第一MOS电路，N≥1，N为正整数；/n每个第一MOS电路包括多个相互串联的MOS管。/n

【技术特征摘要】
1.一种晶体振荡器电路，其特征在于，包括：第一放大器和第二放大器；所述第一放大器的信号输出端与所述第二放大器的信号输入端相连；所述第一放大器的信号输入端和信号输出端之间并联有晶体；所述第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；所述第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；
其中，所述第一放大器包括N个相互并联的第一MOS电路，N≥1，N为正整数；
每个第一MOS电路包括多个相互串联的MOS管。


2.根据权利要求1所述的晶体振荡器电路，其特征在于，所述第一MOS电路包括：至少一个第一PMOS管和至少一个第一NMOS管；所述第一PMOS管的源极和漏极连接有第一二极管，所述第一NMOS管的源极和漏极连接有第二二极管；
所述第一PMOS管的源极与所述第一放大器输入电源相连；
所述第一PMOS管的漏极和所述第一NMOS管的漏极相连后作为所述第一放大器的信号输出端；
所述第一NMOS管的源极接地；
所述第一PMOS管的栅极和所述第一NMOS管的栅极相连后作为所述第一放大器的信号输入端；
所述第一PMOS管的漏极和所述第一PMOS管的栅极之间串联有第一电阻。


3.根据权利要求2所述的晶体振荡器电路，其特征在于，还包括：主控电路；
所述主控电路，与所述第一放大器的信号输出端相连，设置为当N≥2时，根据所述信号输出端的输出电压与预设的电压下限阈值和电压上限阈值之间的大小关系判断所述时钟信号的幅值大小，并根据判断结果确定所述第一放大器中接入的第一MOS电路的数量N增加或减小。


4.根据权利要求3所述的晶体振荡器电路，其特征在于，所述第一PMOS管的源极与所述第一放大器输入电源之间串联有第一控制开关；和/或，所述第一NMOS管的源极与地之间串联有第二控制开关；
所述主控电路，与每个第一MOS电路中的所述第一控制开关和/或所述第二控制开关相连，设置为根据对接入第一MOS电路的数量N进行增加或减小的确定结果控制一个或多个第一MOS电路中的所述第一控制开关和/或所述第二控制开关的闭合或打开，以使所述第一放大器中并联的第一MOS电路的数量N增加或减小。


5.根据权利要求3所述的晶体振荡器电路，其特征在于，还包括第一比较器和第二比较器；
所述主控电路通过所述第一比较器和所述第二比较器与所述第一放大器的信号输出端相连；
所述第一比较器，设置为将所述第一放大器的信号输出端的输出电压与所述电压下限阈值相比较，并根据所述输出电压与所述电压下限阈值的大小关系输出第一时钟信号；将所述第一时钟信号输入所述主控电路，作为所述第一放大器中接入的第一MOS电路的数量N增加或减小的第一判断依据；
所述第二比较器，设置为将所述第一放大器的...

【专利技术属性】
技术研发人员：钟锦定，李进，韩业奇，王飞，王林，彭正交，
申请(专利权)人：和芯星通上海科技有限公司，和芯星通科技北京有限公司，
类型：发明
国别省市：上海;31