原子层沉积设备及3D存储器件制造技术

公开了一种原子层沉积设备及3D存储器件，原子层沉积设备包括：进气管路，用于接收至少两种反应气体以及惰性气体；反应腔室，与所述进气管路连接；基座，位于所述反应腔室内，用于承载硅片以及对所述硅片进行加热；排气通道，与所述反应腔室连接，其中，所述原子层沉积设备还包括可调节控制板，位于所述反应腔室内，用于阻挡所述反应气体到达硅片表面。本申请的原子层沉积设备，通过可调节控制板控制参与硅片表面反应的反应气体，使得粘附膜可以分层生长，得到晶向一致、晶界表面积减少的粘附膜，提高了粘附膜的阻挡能力。

【技术实现步骤摘要】
原子层沉积设备及3D存储器件
本专利技术涉及半导体制造
，特别涉及一种原子层沉积设备及3D存储器件。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。在3D存储器件的制备工艺中，例如采用蚀刻的方法在层间绝缘层中形成空腔，然后采用金属材料(例如，W)填充空腔以形成多个层面的栅极导体，从而形成栅叠层结构。由于3D存储器件的集成度的提高，用于形成栅极导体的空腔厚度也越来越小。在填充金属材料之前，可以在空腔的内壁形成粘附膜，以改善金属材料在空腔中的填充性能和提高机械强度。在填充金属材料的步骤中，金属材料例如由金属氟化物还原生成，产生的氟可以经由粘附膜扩散至层间绝缘层中，使得不同层面的栅极导体互连，或者与沟道柱互连，仍然可能导致器件失效。期望进一步改进3D存储器件的粘附膜的阻挡性能，以提高3D存储器件的良率和可靠性。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种改进的原子层沉积设备及3D存储器件，通过在粘附膜的原子层沉积设备的反应腔室中增加一个可调节控制板，用于控制粘附膜的形成过程，使得粘附膜分层生长，从而提高粘附膜中的阻挡性能，阻止氟的扩散，提高器件的良率和可靠性。根据本专利技术的一方面，提供一种原子层沉积设备，包括：进气管路，用于接收至少两种反应气体以及惰性气体；反应腔室，与所述进气管路连接；基座，位于所述反应腔室内，用于承载硅片以及对所述硅片进行加热；排气通道，与所述反应腔室连接，其中，所述原子层沉积设备还包括可调节控制板，位于所述反应腔室内，用于阻挡所述反应气体到达硅片表面。优选地，所述可调节控制板包括第一板，第二板和/或第三板，其中，所述第一板位于所述基座上方，具有多个通孔，所述第二板和/或第三板分别位于所述第一板的两端，可相对于所述第一板在垂直平面上旋转。优选地，所述第二板和/或第三板包括抬起和放下两种工作状态。优选地，所述第二板和/或第三板处于抬起状态时，所述反应气体经由所述第一板的多个通孔到达硅片表面，在硅片表面进行反应形成薄膜层并进行生长。优选地，所述第二板和/或第三板处于放下状态时，所述第二板和/或第三板与所述第一板平行，阻挡住所述第一板的多个通孔，停止所述反应气体参与硅片表面反应，薄膜层进行晶粒成核。优选地，所述第二板和/或第三板根据所述反应气体的流量进行所述抬起和放下两种工作状态的切换。优选地，所述薄膜层包括粘附膜。根据本专利技术的另一方面，提供一种3D存储器件，包括：衬底；位于衬底上方的叠层结构，所述叠层结构包括层间绝缘层和采用层间绝缘层彼此隔开的多个栅极导体，所述多个栅极导体由栅线缝隙分别分割为多个栅线；贯穿所述叠层结构的多个沟道柱；以及位于所述栅线缝隙中的导电通道和绝缘层，所述导电通道采用所述绝缘层与所述多个栅线彼此隔开，其中，所述3D存储器件还包括分层生长的氮化钛膜作为粘附膜，所述粘附膜位于所述栅极导体和所述层间绝缘层之间且与所述栅极导体接触。优选地，所述分层生长的氮化钛膜采用原子层沉积工艺形成。本专利技术提供的原子层沉积设备，在沉积设备的反应腔室中增加一个可调节控制板，能够在沉积氮化钛膜的过程中，保持气体氛围的同时，停止或重新启动反应物继续参与硅片表面反应，使得氮化钛膜分层生长。由于分层生长的氮化钛膜对氟原子的阻挡率高，因此氮化钛膜中氟含量较低，从而降低了因氟原子攻击氧化层而导致的导电通道，例如字线的电流泄漏和氮化钛膜电阻率较高的问题，进一步提高了器件的良率和可靠性。本专利技术提供的原子层沉积设备，可调节控制板用于控制反应物的参与，在停止反应物参与的过程中，使反应腔室内的剩余能量充分用于小晶粒成核，而不是生长，最终使形成的氮化钛膜晶向一致，晶界有效表面积减少。根据本专利技术实施例的3D存储器件，在所述栅线缝隙的暴露表面上形成分层生长的氮化钛膜作为粘附膜，与现有技术采用原子层沉积方法一步形成的氮化钛膜相比，分层生长的氮化钛膜对氟扩散的阻挡性能得到显著提高。根据本专利技术实施例的3D存储器件，粘附膜位于导电通道与隔离层之间，用于改善导电通道的粘附力。进一步地，通过粘附膜发生的氟扩散容易导致字线(WL)出现电泄露，这是3D存储器件失效的重要原因之一。本专利技术利用分层生长的氮化钛膜对氟扩散的阻挡性能，兼用作阻挡层以防止氟扩散导致的问题，从而提高3D存储器件的良率和可靠性。此外，采用原子层沉积方法形成的分层生长的氮化钛膜可以获得良好的覆盖性，从而在层间绝缘层内部的空腔表面上也能实现完整的覆盖。进一步提高对氟扩散的阻挡性能。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1示出了现有技术的3D存储器件中粘附膜的示意图；图2示出了现有技术的粘附膜的原子层沉积设备的结构示意图；图3示出了一步生长和分步生长的粘附膜中氟元素含量图；图4示出了本专利技术实施例的粘附膜的原子层沉积设备的结构示意图；图5a至图5d示出了本专利技术实施例的3D存储器件制造方法在不同阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。本专利技术可以各种形式呈现，以下将描述其中一些示例。图1示出了现有技术的3D存储器件中粘附膜的示意图。图2示出了现有技术的粘附膜的原子层沉积设备的结构示意图。参考图1，在3D存储器件中，在衬底101上形成有栅叠层结构120和存储单元串，存储单元串分别包括各自的沟道柱1本文档来自技高网...

【技术保护点】
1.一种原子层沉积设备，包括：/n进气管路，用于接收至少两种反应气体以及惰性气体；/n反应腔室，与所述进气管路连接；/n基座，位于所述反应腔室内，用于承载硅片以及对所述硅片进行加热；/n排气通道，与所述反应腔室连接，/n其中，所述原子层沉积设备还包括可调节控制板，位于所述反应腔室内，用于阻挡所述反应气体到达硅片表面。/n

【技术特征摘要】
1.一种原子层沉积设备，包括：
进气管路，用于接收至少两种反应气体以及惰性气体；
反应腔室，与所述进气管路连接；
基座，位于所述反应腔室内，用于承载硅片以及对所述硅片进行加热；
排气通道，与所述反应腔室连接，
其中，所述原子层沉积设备还包括可调节控制板，位于所述反应腔室内，用于阻挡所述反应气体到达硅片表面。


2.根据权利要求1所述的原子层沉积设备，其中，所述可调节控制板包括第一板，第二板和/或第三板，其中，所述第一板位于所述基座上方，具有多个通孔，所述第二板和/或第三板分别位于所述第一板的两端，可相对于所述第一板在垂直平面上旋转。


3.根据权利要求2所述的原子层沉积设备，其中，所述第二板和/或第三板包括抬起和放下两种工作状态。


4.根据权利要求3所述的原子层沉积设备，其中，所述第二板和/或第三板处于抬起状态时，所述反应气体经由所述第一板的多个通孔到达硅片表面，在硅片表面进行反应形成薄膜层并进行生长。


5.根据权利要求3所述的原子层沉积设备，其中，所述第二板和/...

【专利技术属性】
技术研发人员：李远博，宋锐，李远，孙祥烈，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42