数字计量仪的信号处理电路制造技术

本发明专利技术提供能够以简单的方法提高数字滤波器中的噪声截止效果的数字计量仪的信号处理电路。数字滤波器２６由把Ａ／Ｄ变换单元６的输出数据进行积和运算处理的积和运算单元２６ａ，把其输出数据进行平均的平均化装置２６ｃ，设置在它们之间的数据选择装置２６ｂ构成，通过数据选择装置２６ｂ中的选择，把积和运算装置２６ａ的输出数据至少每隔一个输入到平均化装置２６ｃ。即，通过沿着数据序列至少跳过一个取入到平均化装置２６ｃ，使得减小取样频率，减少与其成比例关系的数字滤波器２６的截止频率。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及例如在数字测力传感器等的数字计量仪中使用的信号处理电路，更详细地讲，涉及减小数字滤波器中的截止频率谋求低噪声化的数字计量仪的信号处理电路。附图说明图16示出以往的数字测力传感器中的信号处理电路的框图的一例。电桥电路2的输出侧连接前置放大器3的输入侧，前置放大器3的输出侧连接低通滤波器5的输入侧，低通滤波器5的输出侧连接A/D变换单元6的输入侧。A/D变换单元6的输出侧连接数字滤波器24的输入侧，数字滤波器24的输出侧连接CPU7。在CPU7中，从时钟信号发生器13提供例如4.19MHz的时钟信号。另外，CPU7与温度传感器10的输出侧连接，输入温度传感器10的检测信号。进而，CPU7与显示单元9连接，由CPU7进行了各种运算处理的值输出到显示单元9。在电桥电路2以及A/D变换单元6上连接测力传感器电压施加电路8b，在电桥电路2上供给电压的同时，在A/D变换单元6上供给基准电压。图17是示出A/D变换单元6的详细结构的框图。在最前级配置差分放大器21，在其正极输入端子上输入来自低通滤波器5的模拟信号。在负极输入端子上从1比特A/D变换器25输入例如3.8V或者0V的电压。在差分放大器21的输出侧连接积分器22。积分器22的输出侧连接比较器23的正极输入端子，在比较器23的负极输入端子上从测力传感器电压施加电路8b供给基准电压。比较器23的输出侧连接数字滤波器24的输入侧。另外，比较器23的输出信号经过1比特A/D变换器25反馈到差分放大器21的负极输入端子。下面，说明数字测力传感器1的作用。作为数字测力传感器1的电源，例如使用6V的电池，从该电池通过调节器形成3V和5V两种电压。其中，3V用作为CPU7的电源电压。5V供给到测力传感器电压施加电路8b，加入到电桥电路2上的同时，还作为基准电压供给到A/D变换单元6。通过在上述应变发生体40上加入载荷引起畸变，破坏电桥电路2的平衡，与其畸变量成比例的电压输出到前置放大器3。该模拟信号由前置放大器3放大，进而通过低通滤波器5去除高频成分，输入到A/D变换单元6。接着，参照图17以及图18说明A/D变换单元6中的作用。图17示出例如δ·σ调制方式的A/D变换器的结构，该变换器由A/D变换单元6和数字滤波器24构成。A/D变换单元6接收模拟信号的输入，以非常高的速率输出1比特的数字数据，数字滤波器24接收其1比特的数字数据输出低速率的极高分辨率(例如16比特)的数字数据。在差分放大器21的正极输入端子输入来自模拟低通滤波器5的模拟信号，从其模拟输入电压减去在负极输入端子上从1比特A/D变换器25输入的+3.8V或者0V。其结果产生的输出电压V1成为积分器22的输入。积分器22作用为模拟储能器，V1的输入电压加入到1个时钟周期前的V2上成为新的输出电压V2。该V2输入到比较器23的正极输入端子，与从测力传感器电压施加电路8b供给到负极输入端子的基准电压进行比较。如果是基准电压以上则把1比特数字信号「1」输出到数字滤波器24以及1比特A/D变换器25，1比特A/D变换器25输出V3＝+3.8V。如果比基准电压小，则把1比特数据「0」输出到数字滤波器24以及1比特A/D变换器25，1比特A/D变换器25输出V3＝0V。这些动作在各个时钟周期中进行1次。如果参照图18使用具体的数据说明以上的动作，则首先，V1，V2，V3全部初始设定为0，而且，模拟输入电压假定例如为0.6V。在时钟周期1中，V1，V2是0.6V，根据在比较器23中进行的与基准电压(例如3.8V)的比较结果，V2(＝0.6V)比基准电压小，输出1比特数据「0」，V3成为0V。在其次的时钟周期2中，在差分放大器21中，运算(正极输入端子的输入0.6V-负极输入端子的输入0V)，输出V1＝0.6V。在积分器22中，在该V1＝0.6V中加入前一个时钟周期的V2＝0.6V，输出新的V2＝1.2V。该V2＝1.2V与时钟周期1的情况相同，在比较器23中与基准电压进行比较，由于比基准电压(3.8V)小，因此1比特数据「0」输出到数字滤波器24，1比特A/D变换器25的输出V3成为0V，反馈到差分放大器21的负极输入端子。在每一个时钟周期反复进行相同的动作。在时钟周期7中，在比较器23的V2与基准电压的比较中，由于V2＝4.2V≥基准电压(3.8V)，因此1比特数据「1」输出到数字滤波器24，1比特A/D变换器25的输出V3成为3.8V，反馈到差分放大器21的负极输入端子。在时钟周期2和时钟周期21中由于所有的V1，V2，V3相同，因此如果向差分放大器21的模拟输入(0.6V)不变化，则反复从时钟周期2到20的周期。该期间的V3的平均值{(3.8×3)/19}＝0.6成为模拟输入值0.6V。以上从A/D变换单元6输出的1比特的数据序列输入到数字滤波器24。其次，参照图19说明数字滤波器24中的作用。图19示出例如FIR型数字滤波器的结构，该数字滤波器由延时元件(延迟存储器)27，滤波系数a1～aN的乘法器29以及加法器28构成。最新的数据从图的最左侧输入，由最左侧的乘法器29乘上滤波系数a1传送到加法器28，而且，在一次的处理以后，输入的数据传送到延迟元件27，在这里保持延迟，并且向右侧的下一个位置移动，由对应于该位置的乘法器29乘上滤波系数a2后传送到加法器28。而且，重新把最新的数据输入到最左侧的位置。被输入的数据进行了一次处理以后向右侧的位置移动，在各个数据中分别乘上对应的滤波系数，把其结果在加法器28进行相加运算，成为数字滤波器24的输出(例如16比特)。虽然由滤波系数的个数或者取为什么值决定各种滤波器的特性，但在δ·σ方式的A/D变换器中，作为低通滤波器使用数字滤波器24。即，通过上述积和运算处理去除原信号(模拟信号)中包含的高频成分获得噪声截止的效果。而且，数字滤波器24的输出送到CPU7，进行温度补偿等各种补偿，然后输出到显示单元9进行数字显示。来自电桥电路2的模拟输出是微弱的，由此易于受到噪声的影响。在上述的以往例中，用模拟低通滤波器5或者数字低通滤波器24消除高频成分，但是在重量的计量中使用的测力传感器那样的情况下由于进行静载荷的检测，因此把来自电桥电路2的模拟输出成为恒定的即直流时的值检测为被计量物的载荷。从而，不仅是高频噪声，而且即使是非常低的频率的噪声也混入进去，因此不能够得到精度良好的稳定的值。为了解决以上的课题，本专利技术中，数字滤波器由接收A/D变换单元的输出信号进行积和运算处理的积和运算装置，把其输出数据进行平均的平均化装置，设置在这些积和运算装置和平均化装置之间的数据选择装置构成。而且，通过数据选择装置中的选择，把积和运算装置的输出数据至少每隔一个输入到平均化装置。即，通过沿着数据序列之间至少跨越一个以上取入到平均化装置，减小取样频率，减小与其成比例关系的数字滤波器的截止频率。由此，通过跳跃地选择性地取入要取入到平均化装置的数据序列这样的简单操作，能够确实地减小取样频率，由此截止频率也减小，可以提高噪声截止效果。图2是图1的主要部分的框图。图3是图1中的各部分的输入输出波形图，A示出加入到电桥电路2的施加电压，B示出前置放大器3的输出波形，C示出开关电路1本文档来自技高网...

【技术保护点】
一种数字计量仪的信号处理电路，该数字计量仪的信号处理电路具有把模拟信号变换为数字信号的Ａ／Ｄ变换单元，取入由该Ａ／Ｄ变换单元形成的数字数据，去除包含在上述模拟信号中的噪声成分的数字滤波器，其特征在于：上述数字滤波器由把上述Ａ／Ｄ变换单元 的输出数据进行积和运算处理的积和运算装置，对该积和运算装置的输出数据进行平均的平均化装置以及设置在这些积和运算装置与平均化装置之间的数据选择装置构成，上述数据选择装置把上述积和运算装置的输出数据至少每隔一个输入到上述平均化装置，在该平均 化装置中减小取入上述积和运算装置的输出数据的取样频率，减小上述数字滤波器中的截止频率。

【技术特征摘要】

【专利技术属性】
技术研发人员：中本昭，岛田好昭，濑川浩一，成山桂一，
申请(专利权)人：株式会社久保田，
类型：发明
国别省市：JP[日本]