超宽带正交本振信号生成装置制造方法及图纸

本发明专利技术涉及一种超宽带正交本振信号生成装置，包括锁相环和本振信号生成器；本振信号生成器与锁相环相连接，用于对锁相环的输出信号进行分频并输出所需的正交本振信号；本振信号生成器包括复用于所述锁相环的预分频器、N级与预分频器相连接的信号分频器以及多路选择器，多路选择器的输入端分别与预分频器的输出端、N级信号分频器的输出端相连接，多路选择器的输出端为本振信号生成器的输出端；N为正整数；预分频器的输出信号的频率范围与第一级信号分频器的输出信号的频率范围部分交叠，相邻两级信号分频器的输出信号的频率范围部分交叠。本发明专利技术系统结构简单，能够输出无“死区”的超宽带正交本振信号。

【技术实现步骤摘要】
超宽带正交本振信号生成装置
本专利技术涉及无线通信领域，具体涉及一种超宽带正交本振信号生成装置。
技术介绍
当前，许多无线通信标准仅仅需要窄带频率，比如说GSM、蓝牙和WLAN（802.11）等。这些无线通信的带宽都小于载波1%至10%，这意味着一个窄带锁相环就可以满足收发机的本振信号需求。但是，一些其他的应用更需要宽带本振信号，比如，测试设备、软件定义无线电和多通信标准芯片等。并且，这些应用通常需要连续的频率覆盖和正交信号。当前的宽带正交本振生成技术主要可以分为两种，一种是主要利用信号分频器的方案，对锁相环输出频率直接进行分频获得所需的正交信号；另一种是同时使用信号分频器和混频器的方案，对锁相环输出频率信号进行分频和混频以得到所需正交信号。第一种主要利用信号分频器获得正交本振信号的方案中，如附图1所示，多路信号分频器分别与锁相环连接而对锁相环的输出细化进行分频，由于锁相环输出信号的频率范围问题，通常会存在频率“死区”问题，即无法产生连续的频率，存在无法覆盖的频率段；第二种利用信号分频器和混频器获得正交本振信号的方案中，如图2所示，混频器输出信号需要进一步滤波放大，且由于需要额外的混频器，增加了设计的复杂度和时间成本，不利于设计的迭代更新。
技术实现思路
本专利技术的目的是提供一种能够得到频率连续的超宽带正交本振信号，且系统简单的超宽带正交本振信号生成装置。为达到上述目的，本专利技术采用的技术方案是：一种超宽带正交本振信号生成装置，包括：锁相环，所述锁相环的输出信号的频率范围为f1~f2；本振信号生成器，所述本振信号生成器与所述锁相环相连接，用于对所述锁相环的输出信号进行分频并输出所需的正交本振信号；所述本振信号生成器包括复用于所述锁相环的预分频器、N级与所述预分频器相连接的信号分频器以及多路选择器，所述多路选择器的输入端分别与所述预分频器的输出端、N级所述信号分频器的输出端相连接，所述多路选择器的输出端为所述本振信号生成器的输出端；N为正整数；当N=1时，所述预分频器的输出信号的频率范围与所述信号分频器的输出信号的频率范围部分交叠；当N＞1时，N级所述信号分频器级联，所述预分频器的输出信号的频率范围与第一级所述信号分频器的输出信号的频率范围部分交叠，相邻两级所述信号分频器的输出信号的频率范围部分交叠。所述预分频器、各级所述信号分频器均为除二分频器。f1≤f2/2。所述预分频器是所述锁相环和所述本振信号生成器复用的。所述锁相环为小数N分频锁相环。所述预分频器采用高频率、大摆幅结构的信号分频器，所述信号分频器采用CML电流模逻辑分频器和/或CMOS电压模逻辑分频器。由于上述技术方案运用，本专利技术与现有技术相比具有下列优点：本专利技术系统结构简单，能够输出无“死区”的超宽带正交本振信号。附图说明附图1为现有的主要利用分频器获得正交本振信号的方案示意图。附图2为现有的利用分频器和混频器获得正交本振信号的方案示意图。附图3为本专利技术的超宽带正交本振信号生成装置的结构示意图。附图4为信号存在频率“死区”和无频率“死区”的频率分布图对比图；（a）f1＞f2/2，有频率“死区”；（b）f1≤f2/2，无频率“死区”。附图5为本专利技术的超宽带正交本振信号生成装置的一个实例结构图。图6为本专利技术的超宽带正交本振信号生成装置架构下6GHz频率信号。图7为本专利技术的超宽带正交本振信号生成装置架构下12GHz频率信号。具体实施方式下面结合附图所示的实施例对本专利技术作进一步描述。实施例一：如附图3所示，一种超宽带正交本振信号生成装置，包括锁相环（PLL）和本振信号生成器（LO）。锁相环的输出信号的频率范围为f1~f2，f1＜f2。本实施例中，锁相环为小数N分频锁相环（frac-NPLL）。本振信号生成器与锁相环相连接，用于对锁相环的输出信号进行分频并输出所需的正交本振信号。本振信号生成器包括预分频器、N级信号分频器以及多路选择器，N为正整数。预分频器与锁相环中的压控振荡器相连接，N级信号分频器与预分频器相连接，多路选择器的输入端分别与预分频器的输出端、各级信号分频器的输出端相连接。多路选择器的输出端为本振信号生成器的输出端，通过多路选择器实现可重构、可配置正交输出频率。其中，预分频器是锁相环和本振信号生成器复用的。当N=1时，即预分频器之后仅设置一级信号分频器时，预分频器的输出信号的频率范围与信号分频器的输出信号的频率范围部分交叠。预分频器的输出信号的频率范围为f1/2~f2/2，一级信号分频器的输出信号的频率范围为f1/4~f2/4，若这两个频率范围至少部分交叠，则要求预分频器的输出信号的频率范围最小值小于等于一级信号分频器的输出信号的频率范围最大值，即f1/2≤f2/4，即f1≤f2/2。当N＞1时，即预分频器之后设置多级信号分频器时，这N级信号分频器级联，则预分频器的输出信号的频率范围与第一级信号分频器的输出信号的频率范围部分交叠，相邻两级（第n级与第n+1级，1≤n＜N）信号分频器的输出信号的频率范围部分交叠。也要求预分频器或一级信号分频器的输出信号的频率范围最小值小于等于其后一级信号分频器的输出信号的频率范围的最大值。预分频器、各级信号分频器均为除二分频器。则对于第k级分频器（k=0，1，2，3……N，k=0表示预分频器，k=1，2，3……N表示各级信号分频器），其输出信号的频率范围为f1/2k+1~f2/2k+1，则需满足f1/2k+1≤f2/2(k+1)+1，即f1≤f2/2时，可以实现各个分频器输出频率范围的交叠。在本实施例中，预分频器和各级信号分频器的输出信号的频率范围分别为：f1/2~f2/2，f1/4~f2/4，……，f1/2N~f1/2N，f1/2N+1~f2/2N+1。即第k级分频器的频率输出范围为：f1/2k+1~f2/2k+1，k=0，1，2，3……N其中，k=0表示预分频器的输出。图4所示为存在频率“死区”和无频率“死区”的频率分布图对比。图3中的频率示例为临界条件下的频率覆盖范围，即f1=f2/2，f2=f时的输出频率覆盖。此时，恰好无频率“死区”，且无过多频率交叠（当然，基于可靠性考虑，实际需要一定的裕度）。图5所示为一个具体实现例证。该例证采用12GHz-24GHz的PLL输出频率范围，预分频器后的级联分频器级数为8，所以输出频率范围为23.4375MHz-12GHz，无频率“死区”。另外，根据分频器工作频率和工作范围的不同，分频器结构可灵活选择，如预分频器采用高频率、大摆幅结构的信号分频器，各级信号分频器采用CML电流模逻辑分频器和/或CMOS电压模逻辑分频器。在本例中，预分频器采用一种高频率、大摆幅的结构，前三级级联分频器采用CML电流模逻辑分频器，之后采用CMOS电压模逻辑分频器，并通过MUX最终合并。图6所示基于本设计LO本文档来自技高网...

【技术保护点】
1.一种超宽带正交本振信号生成装置，其特征在于：所述超宽带正交本振信号生成装置包括：/n锁相环，所述锁相环的输出信号的频率范围为f1~f2；/n本振信号生成器，所述本振信号生成器与所述锁相环相连接，用于对所述锁相环的输出信号进行分频并输出所需的正交本振信号；所述本振信号生成器包括复用于所述锁相环的预分频器、N级与所述预分频器相连接的信号分频器以及多路选择器，所述多路选择器的输入端分别与所述预分频器的输出端、N级所述信号分频器的输出端相连接，所述多路选择器的输出端为所述本振信号生成器的输出端；N为正整数；/n当N=1时，所述预分频器的输出信号的频率范围与所述信号分频器的输出信号的频率范围部分交叠；当N＞1时，N级所述信号分频器级联，所述预分频器的输出信号的频率范围与第一级所述信号分频器的输出信号的频率范围部分交叠，相邻两级所述信号分频器的输出信号的频率范围部分交叠。/n

【技术特征摘要】
1.一种超宽带正交本振信号生成装置，其特征在于：所述超宽带正交本振信号生成装置包括：
锁相环，所述锁相环的输出信号的频率范围为f1~f2；
本振信号生成器，所述本振信号生成器与所述锁相环相连接，用于对所述锁相环的输出信号进行分频并输出所需的正交本振信号；所述本振信号生成器包括复用于所述锁相环的预分频器、N级与所述预分频器相连接的信号分频器以及多路选择器，所述多路选择器的输入端分别与所述预分频器的输出端、N级所述信号分频器的输出端相连接，所述多路选择器的输出端为所述本振信号生成器的输出端；N为正整数；
当N=1时，所述预分频器的输出信号的频率范围与所述信号分频器的输出信号的频率范围部分交叠；当N＞1时，N级所述信号分频器级联，所述预分频器的输出信号的频率范围与...

【专利技术属性】
技术研发人员：周健军，金晶，王文铮，
申请(专利权)人：江苏集萃智能集成电路设计技术研究所有限公司，
类型：发明
国别省市：江苏;32