分频器、分频器的控制方法、锁相环和半导体装置制造方法及图纸

本发明专利技术公开了一种分频器、分频器的控制方法及包含该分频器的锁相环和半导体装置，分频器包括m个依次串接的第一触发器、两个第二触发器、总输入端和控制逻辑电路，m个所述第一触发器通过所述控制逻辑电路形成反馈回路，所述控制逻辑电路接收奇偶选择信号和模式控制信号并输出分频比为m‑1或m‑0.5的信号。将常规分数分频器的量化步长由1减小至0.5，显著地减小量化噪声，抑制分数杂散，该结构的分频器可应用于各种分数型锁相环频率综合器，优化环路相位噪声性能，且根据需要，可调整m的数值，获得不同的分频数，使其应用范围更加广泛。

【技术实现步骤摘要】
分频器、分频器的控制方法、锁相环和半导体装置
本专利技术涉及一种分频器，以及涉及一种分频器的控制方法、包含该分频器的锁相环和半导体装置。
技术介绍
分频器是许多射频应用芯片中处理射频时钟信号必不可少的重要功能模块，比如时钟发生器、频率综合器等。分频器的功能正确与否直接决定了环路能否锁定在预期的频率上，其模块噪声还对环路整体噪声有贡献。依照分频类型，可将分频器分为整数型分频器和分数分频器，与整数分频器相比，分数分频器对芯片系统参考时钟的限制较小，可显著提高频率综合器的频率分辨率和精度，因而被广泛应用。分数分频器存在量化噪声和分数杂散的问题，尤其是杂散能量特别高、靠近载波、落入环路带宽内的时候危害很大。因此，提高抑制量化噪声与减小分数杂散的效果是应用分数分频器特别要考虑的，目前的主流方法是采用基于Σ-Δ调制的噪声整形技术。
技术实现思路
为了增强Σ-Δ调制器的噪声整形和杂散抑制的效果，本专利技术提供了一种分频器、分频器的控制方法及包含该分频器的锁相环和半导体装置。为达到上述目的，本专利技术解决其技术问题所采用的技术方案是：一种分频器，包括：第一分频单元，包括m个依次串接的第一触发器，前一级所述第一触发器的正向输出端连接下一级所述第一触发器的输入端，其中m为不小于3的自然数；第二分频单元，包括两个第二触发器，其一所述第二触发器的输入端连接第n个所述第一触发器的反向输出端，另一所述第二触发器的输入端连接第m-1个所述第一触发器的反向输出端，其中n＝[(m-1)/2]；>总输入端，同时连接所述第一分频单元和所述第二分频单元的时钟端并输出时钟信号，所述第一分频单元由所述时钟信号的上边沿触发，所述第二分频单元由所述时钟信号的下边沿触发；控制逻辑电路，所述第一分频单元通过所述控制逻辑电路形成反馈回路，所述控制逻辑电路接收模式控制信号并输出分频比为m-1或m-0.5的信号。作为本专利技术一实施例的进一步改进，所述控制逻辑电路还包括：与或非门，第n个所述第一触发器的正向输出端、第m个所述第一触发器的正向输出端、两个所述第二触发器的正向输出端同时连接所述与或非门的输入端；输出双路选择器门，其输入端分别连接所述与或非门的输出端和第m个所述第一触发器的正向输出端，所述输出双路选择器门的输出端输出分频信号。作为本专利技术一实施例的进一步改进，所述控制逻辑电路包括：奇偶双路选择器门，其输入端分别连接第n个所述第一触发器的输入端和恒置高信号，并接收奇偶选择信号；第一双路选择器门，其输入端分别连接所述奇偶双路选择器门的输出端和第m-1个第一触发器的正向输出端；第二双路选择器门，其输入端分别连接第n个第一触发器的正向输出端和第m个第一触发器的正向输出端；与非门，其输入端分别连接所述第一双路选择器门和所述第二双路选择器门的输出端，其输出端连接第1个所述第一触发器的输入端。作为本专利技术一实施例的进一步改进，所述第一双路选择器门、所述第二双路选择器门和所述输出双路选择器门同时接收所述模式控制信号。作为本专利技术一实施例的进一步改进，所述控制逻辑电路还包括：偶数分频与非门，其输入端分别连接第m个所述第一触发器和第m-1个所述第一触发器的正向输出端；第三双路选择器门，其输入端分别连接所述偶数分频与非门的输出端和所述第n个第一触发器的反向输出端，其输出端连接第1个所述第一触发器的输入端；所述第三双路选择器门和所述输出双路选择器门接收所述模式控制信号。作为本专利技术一实施例的进一步改进，所述控制逻辑电路还包括：第一奇数分频与非门，其输入端分别连接第n个所述第一触发器的输入端和第n个所述第一触发器的正向输出端；第二奇数分频与非门，其输入端分别连接第m-1个所述第一触发器的正向输出端和第m个所述第一触发器的正向输出端；第四双路选择器门，其输入端分别连接所述第一奇数分频与非门和所述第二奇数分频与非门的输出端，其输出端连接第1个所述第一触发器的输入端；所述第四双路选择器门和所述输出双路选择器门接收所述模式控制信号。为实现上述专利技术目的之一，本专利技术一实施例提供了一种上述的分频器的控制方法，包括步骤：当所述模式控制信号为高电平时，所述控制逻辑电路输出分频比为m-0.5的信号；当所述模式控制信号为低电平时，所述控制逻辑电路输出分频比为m-1的信号。作为本专利技术一实施例的进一步改进，所述控制逻辑电路接收奇偶选择信号；当m为奇数时，所述控制逻辑电路接收的所述奇偶选择信号恒为低电平；当m为偶数时，所述控制逻辑电路接收的所述奇偶选择信号恒为高电平。为实现上述专利技术目的之一，本专利技术一实施例提供了一种锁相环，包括上述的分频器。作为本专利技术一实施例的进一步改进，还包括吞脉冲式分频器，所述吞脉冲式分频器包括可编程计数器、吞咽计数器和所述分频器。为实现上述专利技术目的之一，本专利技术一实施例提供了一种半导体装置，包括上述的分频器。由于上述技术方案的运用，本专利技术与现有技术相比具有下列有益效果：将常规分数分频器的量化步长由1减小至0.5，显著地减小量化噪声，抑制分数杂散，该结构的分频器可应用于各种分数型锁相环频率综合器，优化环路相位噪声性能，且根据需要，可调整m的数值，获得不同的分频数，使其应用范围更加广泛。附图说明图1是本专利技术实施例1的分频器的电路的示意图；图2是本专利技术包含实施例1的分频器的吞脉冲式分频器的框图；图3是本专利技术实施例2的分频器的电路的示意图；图4是本专利技术实施例3的分频器的电路的示意图；图5是本专利技术实施例4的分频器的电路的示意图；图6是本专利技术实施例4的分频器的信号时序图；图7是本专利技术实施例5的分频器的电路的示意图；图8是本专利技术实施例5的分频器的信号时序图；图9是本专利技术实施例6的分频器的电路的示意图；图10是本专利技术实施例7的分频器的电路的示意图；图11是本专利技术实施例8的分频器的电路的示意图；图12是本专利技术实施例9的分频器的电路的示意图；图中：101、第一触发器；201、第二触发器；3、总输入端；401、与或非门；402、输出双路选择器门；403、奇偶双路选择器门；404、第一双路选择器门；405、第二双路选择器门；406、与非门；407、偶数分频与非门；408、第三双路选择器门；409、第一奇数分频与非门；410、第二奇数分频与非门；411、第四双路选择器门。具体实施方式下面结合具体实施例，对本专利技术的内容做进一步的详细说明：本专利技术一实施例提供一种分频器，通过将最小量化步长由1降为0.5，实现了抑制量化噪声和降低环路噪声。接下来，将本专利技术分九种实施例进行展开。实施例1如图1所示，分频器包括：第一分频单元，包括m个依次串接的第一触发器101，前一级第一触发器101的正向输出端连接下一级第一触发器1本文档来自技高网...

【技术保护点】
1.一种分频器，其特征在于，包括：/n第一分频单元，包括m个依次串接的第一触发器，前一级所述第一触发器的正向输出端连接下一级所述第一触发器的输入端，其中m为不小于3的自然数；/n第二分频单元，包括两个第二触发器，其一所述第二触发器的输入端连接第n个所述第一触发器的反向输出端，另一所述第二触发器的输入端连接第m-1个所述第一触发器的反向输出端，其中n＝[(m-1)/2]；/n总输入端，同时连接所述第一分频单元和所述第二分频单元的时钟端并输出时钟信号，所述第一分频单元由所述时钟信号的上边沿触发，所述第二分频单元由所述时钟信号的下边沿触发；/n控制逻辑电路，所述第一分频单元通过所述控制逻辑电路形成反馈回路，所述控制逻辑电路接收模式控制信号并输出分频比为m-1或m-0.5的信号。/n

【技术特征摘要】
1.一种分频器，其特征在于，包括：
第一分频单元，包括m个依次串接的第一触发器，前一级所述第一触发器的正向输出端连接下一级所述第一触发器的输入端，其中m为不小于3的自然数；
第二分频单元，包括两个第二触发器，其一所述第二触发器的输入端连接第n个所述第一触发器的反向输出端，另一所述第二触发器的输入端连接第m-1个所述第一触发器的反向输出端，其中n＝[(m-1)/2]；
总输入端，同时连接所述第一分频单元和所述第二分频单元的时钟端并输出时钟信号，所述第一分频单元由所述时钟信号的上边沿触发，所述第二分频单元由所述时钟信号的下边沿触发；
控制逻辑电路，所述第一分频单元通过所述控制逻辑电路形成反馈回路，所述控制逻辑电路接收模式控制信号并输出分频比为m-1或m-0.5的信号。


2.根据权利要求1所述的分频器，其特征在于：所述控制逻辑电路还包括：
与或非门，第n个所述第一触发器的正向输出端、第m个所述第一触发器的正向输出端、两个所述第二触发器的正向输出端同时连接所述与或非门的输入端；
输出双路选择器门，其输入端分别连接所述与或非门的输出端和第m个所述第一触发器的正向输出端，所述输出双路选择器门的输出端输出分频信号。


3.根据权利要求2所述的分频器，其特征在于：所述控制逻辑电路包括：
奇偶双路选择器门，其输入端分别连接第n个所述第一触发器的输入端和恒置高信号，并接收奇偶选择信号；
第一双路选择器门，其输入端分别连接所述奇偶双路选择器门的输出端和第m-1个第一触发器的正向输出端；
第二双路选择器门，其输入端分别连接第n个第一触发器的正向输出端和第m个第一触发器的正向输出端；
与非门，其输入端分别连接所述第一双路选择器门和所述第二双路选择器门的输出端，其输出端连接第1个所述第一触发器的输入端。


4.根据权利要求3所述的分频器，其特征在于：所述第一双路选择器门、所述第二双路...

【专利技术属性】
技术研发人员：楚晓杰，
申请(专利权)人：中科威发半导体苏州有限公司，
类型：发明
国别省市：江苏;32