带反馈校正的冗余结构制造技术

本发明专利技术提供一种带反馈校正的冗余结构。所述冗余结构包括冗余模块和反馈刷新模块，冗余模块的多条冗余路径上设置有待加固单元，冗余模块用于获得相应待加固单元的冗余输出信号，并对全部冗余输出信号进行多数表决以得到加固输出信号，反馈刷新模块接收各个冗余输出信号，进行检测后向各条冗余路径输出相应的反馈信号，当反馈信号表征异常时，冗余模块将与反馈信号对应的一条冗余路径输出信号重置为当前加固输出信号。冗余结构在少数冗余路径输出信号出错时，及时对出错的冗余路径输出信号进行重置，避免了冗余路径输出信号的错误累积，且未出错的冗余路径输入信号可以正常更新。

【技术实现步骤摘要】
带反馈校正的冗余结构
本专利技术涉及半导体集成电路
，尤其涉及一种带反馈校正的冗余结构。
技术介绍
当集成电路器件工作在恶劣环境下时，电路中有可能出现逻辑错误，主要包括组合逻辑产生毛刺和时序逻辑电路发生状态翻转，进而可能会导致芯片整体逻辑功能出现错误。因此，研究出一种能够有效应对集成电路器件在恶劣环境下出现逻辑错误的方法就显得极为重要。常用的应对方法是采用三模冗余结构。其基本思想是将待加固单元复制三份，再对三个输出结果进行多数表决后输出，这样即使有一个单元出错电路依然可以正常工作。但这种结构存在一个较为严重的问题。例如，当三模冗余结构中某一路数据出现错误时，其错误数据被数据存储单元锁存而一直保持。若经过较长一段时间之后，三条冗余路径中有第二路数据也出现了错误，此时经过多数表决器表决之后就会输出错误的结果。为此，刘家齐等人在中国专利CN108055031A中提出了一种自恢复抗单粒子软错误累积的三模冗余结构。相比于传统的三模冗余结构，电路中增加了一个检错电路。当检错电路发现三路冗余结构的输出结果不一致时，就根据表决电路输出的正确结果对三个触发器进行复位或置位操作。此方法可以在电路出现错误时将电路当前输出结果保持一个时钟周期，从而就避免了将错误数据在触发器内部继续保持。此方法适用于数据不经常刷新的地方，如寄存器模块，但是此加固结构也存在不足。例如，当将此三模冗余结构用于内部寄存器数据经常变化的模块时，当其中某条冗余路径出现了逻辑错误，此三模冗余结构会将多数表决结果反馈给三个触发器，即让多数表决结果保持一个时钟周期。若此时输入数据刚好发生了变化，此时由于三个触发器全部被上一拍的数据刷新，而不是接收输入端的正确数据，则三条冗余路径数据全部出错，此时电路功能也会出错。
技术实现思路
本专利技术提供一种带反馈校正的冗余结构，目的在于避免冗余结构中各路冗余输出信号的错误累积，同时不影响各条冗余路径输入端信号的数据更新。为达到上述目的，本专利技术一方面提供一种带反馈校正的冗余结构，包括冗余模块，所述冗余模块包括多条冗余路径，各条冗余路径上均设置有一待加固单元，所述冗余模块用于获得相应待加固单元的冗余输出信号，并对全部所述冗余输出信号进行多数表决以得到加固输出信号；以及反馈刷新模块，所述反馈刷新模块接收各个所述冗余输出信号，进行检测后向各条所述冗余路径输出相应的反馈信号，当所述反馈信号表征异常时，表示相应冗余路径输出信号出错；其中，所述冗余模块将与表征异常的所述反馈信号所对应的冗余路径的输出信号重置为所述加固输出信号。可选的，所述冗余模块包括多数表决单元以及设置于各条所述冗余路径的组合逻辑单元、选择单元和数据存储单元；冗余结构输入信号从所述组合逻辑单元的输入端输入，所述组合逻辑单元的输出端与所述选择单元的一个输入端相连接，所述选择单元的另一个输入端与所述多数表决单元的输出端相连接，所述选择单元的控制端与所述反馈刷新模块的相应的输出端连接，以获得对应的反馈信号，所述选择单元的输出端与所述数据存储单元的一个输入端连接，各个所述数据存储单元的输出端与所述多数表决单元及所述反馈刷新模块相应的输入端连接；在所述反馈信号表征异常时，所述选择单元向所述数据存储单元输出所述加固输出信号。可选的，所述冗余模块为三模冗余模块，所述冗余模块利用三条冗余路径分别获得相应待加固电单元的冗余输出信号。可选的，所述多数表决单元为满足第一逻辑关系Q＝Q0·Q1+Q0·Q2+Q1·Q2的电路结构，其中，Q为多数表决单元的输出信号，Q0、Q1和Q2为三条冗余路径的冗余输出信号。可选的，所述多数表决单元包括三个二输入与门和一个三输入或门，各个所述二输入与门的输入端分别接入两路所述冗余输出信号，且任意两个所述二输入与门接入的所述冗余输出信号不完全相同，各个所述二输入与门的输出端分别连接所述三输入或门的一个输入端，所述三输入或门的输出端输出所述加固输出信号。可选的，所述反馈刷新模块包括多个少数表决单元，所述少数表决单元为满足第二逻辑关系的电路结构，其中，P0为所述少数表决单元的输出信号，Q0、Q1和Q2为三条冗余路径的冗余输出信号，且Q0为所述少数表决单元中的主路径输入信号，Q1和Q2为所述少数表决器中的从路径输入信号。可选的，所述少数表决单元的输入端接入全部所述冗余输出信号，且各个所述少数表决单元的输出端与一所述冗余路径内的选择单元的控制端连接；当所述少数表决单元检测到与其输出端连接的冗余路径的冗余输出信号在三路冗余输出信号中为少数时，所述少数表决单元输出的反馈信号为高电平；当所述少数表决单元检测到与其输出端连接的冗余路径的冗余输出信号在三路冗余输出信号中为多数时，所述少数表决单元输出的反馈信号为低电平。可选的，所述少数表决单元包括两个三输入与门和一个二输入或门，各个所述三输入与门的输入端接入三路所述冗余输出信号，各个所述三输入与门的输出端分别连接所述二输入或门的一个输入端，所述二输入或门的输出端输出所述反馈信号。可选的，所述待加固单元包括组合逻辑单元和所述数据存储单元。可选的，所述数据存储单元为触发器；所述触发器的一个输入端与所述选择单元的输出端连接，另一个输入端连接时序控制信号。可选的，各个所述触发器连接同一时序控制信号。本专利技术提供的带反馈校正的冗余结构包括冗余模块，所述冗余模块包括多条冗余路径，各条冗余路径上均设置有一待加固单元，所述冗余模块用于获得相应待加固电路单元的冗余输出信号，并对全部所述冗余输出信号进行多数表决以得到加固输出信号，可以在少数冗余输出信号错误时仍然获得正确的输出，并且本专利技术的冗余结构还包括反馈刷新模块，所述反馈刷新模块接收各条冗余路径输出的冗余输出信号，进行检测后向各条所述冗余路径输出相应的反馈信号，当所述反馈信号表征异常时，表示相应冗余路径输出信号出错，其中，所述冗余模块将与表征异常的所述反馈信号对应的冗余路径的输出信号重置为当前时刻的加固输出信号，可以及时纠正冗余输出信号的错误，避免各路冗余输出信号错误积累达到多数时导致加固输出信号出错。另外，由于反馈刷新模块仅对出错的冗余路径输出异常反馈信号，对于未出错的冗余路径，其接收的仍然是正常反馈信号，可以进行正常工作，并不需要花费一个时钟周期进行重置，也即，利用上述冗余结构，在及时纠正少数冗余输出信号的错误时，未出错的冗余路径可以正常接收输入信号，即可以进行正常的数据更新，即使在纠错时冗余结构的输入信号发生了变化，由于该变化及时地被正常冗余路径接收并处理，经多数表决后可以得到更新后的加固输出信号，对电路功能不会造成影响。附图说明图1为一种冗余结构的基本结构单元示意图。图2为一种传统三模冗余结构的示意图。图3为本专利技术一实施例的带反馈校正的冗余结构的示意图。图4为本专利技术一实施例采用的多数表决单元的逻辑示意图。图5为本专利技术一实施例采用的反馈刷新模块的逻辑示意图。图6为本专利技术一实施例采用的主路径少数表决器的逻辑示意图。附图标记说明本文档来自技高网...

【技术保护点】
1.一种带反馈校正的冗余结构，其特征在于，包括：/n冗余模块，所述冗余模块包括多条冗余路径，各条冗余路径上均设置有一待加固单元，所述冗余模块用于获得相应待加固单元的冗余输出信号，并对全部所述冗余输出信号进行多数表决以得到加固输出信号；以及/n反馈刷新模块，所述反馈刷新模块接收各个所述冗余输出信号，进行检测后向各条所述冗余路径输出相应的反馈信号，当所述反馈信号表征异常时，表示相应冗余路径输出信号出错；/n其中，所述冗余模块将与表征异常的所述反馈信号所对应的冗余路径的输出信号重置为所述加固输出信号。/n

【技术特征摘要】
1.一种带反馈校正的冗余结构，其特征在于，包括：
冗余模块，所述冗余模块包括多条冗余路径，各条冗余路径上均设置有一待加固单元，所述冗余模块用于获得相应待加固单元的冗余输出信号，并对全部所述冗余输出信号进行多数表决以得到加固输出信号；以及
反馈刷新模块，所述反馈刷新模块接收各个所述冗余输出信号，进行检测后向各条所述冗余路径输出相应的反馈信号，当所述反馈信号表征异常时，表示相应冗余路径输出信号出错；
其中，所述冗余模块将与表征异常的所述反馈信号所对应的冗余路径的输出信号重置为所述加固输出信号。


2.如权利要求1所述的冗余结构，其特征在于，所述冗余模块包括多数表决单元以及设置于各条所述冗余路径的组合逻辑单元、选择单元和数据存储单元；冗余结构输入信号从所述组合逻辑单元的输入端输入，所述组合逻辑单元的输出端与所述选择单元的一个输入端相连接，所述选择单元的另一个输入端与所述多数表决单元的输出端相连接，所述选择单元的控制端与所述反馈刷新模块的相应的输出端连接，以获得对应的反馈信号，所述选择单元的输出端与所述数据存储单元的一个输入端连接，各个所述数据存储单元的输出端与所述多数表决单元及所述反馈刷新模块相应的输入端连接；在所述反馈信号表征异常时，所述选择单元向所述数据存储单元输出所述加固输出信号。


3.如权利要求2所述的冗余结构，其特征在于，所述冗余模块为三模冗余模块，所述冗余模块利用三条冗余路径分别获得相应待加固单元的冗余输出信号。


4.如权利要求3所述的冗余结构，其特征在于，所述多数表决单元为满足第一逻辑关系Q＝Q0·Q1+Q0·Q2+Q1·Q2的电路结构，其中，Q为多数表决单元的输出信号，Q0、Q1和Q2为三条冗余路径的冗余输出信号。


5.如权利要求4所述的冗余结构，其特征在于，所述多数表决单元包括三个二输入与门和一个三输入或门，各个所述二输入与...

【专利技术属性】
技术研发人员：王福，杨海玲，
申请(专利权)人：上海微阱电子科技有限公司，
类型：发明
国别省市：上海;31