一种高线性度宽摆幅CMOS电压跟随器制造技术

本实用新型专利技术公开了一种高线性度宽摆幅CMOS电压跟随器，当输入电压低至0V时，所有MOS管都能够充分工作在饱和区，因而能够保证电压跟随器能够正常工作；随着输入电压增高，PMOS管P9漏端电压会迫近电源电压VDD，此时PMOS管P9进入线性区，导致PMOS管P9的栅极电压急剧下降，但是只要没有下降到迫使NMOS管N3进入线性区，电压跟随器仍能正常工作。因此PMOS管P9栅极电压可以低至小于2Vdsat，PMOS管P9的栅极电压允许摆幅得到较大的扩展。

【技术实现步骤摘要】
一种高线性度宽摆幅CMOS电压跟随器
本技术属于集成电路设计
，尤其是涉及一种高线性度宽摆幅CMOS电压跟随器。
技术介绍
源极跟随器是CMOS电压跟随器的基本实现途径。一种传统的超级源极跟随器的电路如图1所示，其输入端为MOS管栅极(高输入阻抗)，输出电阻等于由于P2管引入的负反馈，输入管P1的等效跨导被放大了，因而能够提供更低的输出电阻。这种超级源极跟随器的戴维南等效模型如图2所示，可知其电压增益等于对于电压跟随器来说，我们希望输出电阻Rout越小越好，使得电压增益Av接近1。先进CMOS工艺下的电源电压已越来越低，电压裕度对于模拟电路来说十分紧张，对于电压跟随器这种需要大的电压输出摆幅的模拟电路来说，情况更加严峻，保证每个MOS管都始终充分工作在饱和区已越来越困难。如图1所示，当输入电压增大时，P2管的漏端电压(即输出电压)迫近电源电压，P2管容易进入线性区，导致gm2下降；同时，P2管的栅极电压急剧下降，电流源IB进入线性区，导致roB减小，叠加效应之下，输出电阻Rout增大。根据电压增益公式可知Av减小，电压跟随效果变差。从另一个角度看，IB进入线性区，不再能提供恒定的电流，那么，P1管的栅源电压不再保持恒定，因此，P1管源极电压(即输出电压)跟随栅极电压(即输入电压)的效果变差。CMOS工艺节点的推进迫使我们去充分利用线性区以获得更多的电压空间，即：当P2管进入线性区后，电压跟随器仍然能够正常工作的条件能维持多久。由上述分析，可知：(1)P1、P2、IB均在饱和区时，gm2恒定，roB也几乎不变，自然能够实现电压跟随作用。(2)随着输入电压的增高，P2管开始进入线性区，gm2不再恒定，随输入电压的升高(亦即输出电压的升高)而线性降低(线性区gm2＝βVDS)，因此，输出阻抗不会立刻显著升高，即：超级源极跟随器的电压跟随作用不会立刻消失。(3)第(2)阶段伴随的效应是P2管栅极电压下降，会导致IB进入线性区，因而roB急剧降低，这会导致输出阻抗急剧升高，超级源极跟随器就会失去电压跟随作用。由此，我们知道，超级源极跟随器的电压跟随作用是由恒流源IB保障的，也就是说：如果P2管栅极有更宽的允许电压摆幅，那么超级源极跟随器的输入电压上限就越高。但是图1所示结构存在一个固有矛盾：为了扩大P2栅极电压的允许摆幅，希望P2栅极(即P1漏极)偏置在较高电压；但是，为了保障输入管P1始终工作在饱和区，要求P2栅极(即P1漏极)偏置在较低电压。现有技术采用如图3所示结构的超级源极跟随器实现电压跟随器，能够解决固有矛盾。相较于图1，加入了IB2和P3管构成的源极跟随器，保障了各MOS管工作在饱和区，但是这种结构的电压跟随器牺牲了P2管的栅极允许电压范围，因为P2管的栅极允许电压的最小值是Vdsat(IB1)+VGS(P3)。总之，传统结构难以通过利用P2管初步进入线性区的阶段拓展电压摆幅。
技术实现思路
本技术目的是提供一种高线性度宽摆幅CMOS电压跟随器结构，能够在较宽输入电压范围内精确的实现电压的跟随，同时较传统结构而言能够在更宽的电压输入范围内保证较高的线性度。本技术的技术方案是：一种高线性度宽摆幅CMOS电压跟随器，其特征在于，包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、参考电流源Iref、电阻R1、电阻R2、电容C1、偏置电压Vb和电压源VDD；其中所述参考电流源Iref的一端分别连接到电阻R1的一端、PMOS管P5的栅极、PMOS管P6的栅极、PMOS管P7的栅极和PMOS管P8的栅极；所述电阻R1的另一端分别连接到PMOS管P1的栅极、PMOS管P2的栅极、PMOS管P3的栅极、PMOS管P4的栅极和PMOS管P5的漏极；所述电压源VDD分别连接到PMOS管P1的源极、PMOS管P2的源极、PMOS管P3的源极、PMOS管P4的源极和PMOS管P9的源极；所述PMOS管P1的漏极连接到PMOS管P5的源极；所述PMOS管P2的漏极连接到PMOS管P6的源极；所述PMOS管P3的漏极连接到PMOS管P7的源极；所述PMOS管P4的漏极连接到PMOS管P8的源极；所述PMOS管P6的漏极分别连接到NMOS管N4的漏极、NMOS管N1的栅极和NMOS管N2的栅极；所述PMOS管P7的漏极分别连接到NMOS管N4的栅极、NMOS管N5的漏极和NMOS管N5的栅极；所述PMOS管P8的漏极分别连接到PMOS管P9的栅极、NMOS管N3的漏极和电阻R2的一端；所述PMOS管P9的漏极分别连接到PMOS管P10的源极和电容C1的一端并作为电压输出端Vout，所述电容C1的另一端与所述电阻R2的另一端相互连接；所述PMOS管P10的漏极分别连接到NMOS管N2的漏极、NMOS管N3的源极和NMOS管N5的源极；所述PMOS管P10的栅极连接到电压输入端Vin，所述NMOS管N1的漏极连接到NMOS管N4的源极；所述偏置电压Vb连接到NMOS管N3的栅极；同时所述NMOS管N1的源极、所述NMOS管N2的源极和所述参考电流源Iref的另一端均接地。作为优选的技术方案，所述NMOS管N1与所述NMOS管N2的尺寸比为1：M+1，且尺寸相互匹配。作为优选的技术方案，所述NMOS管N4与所述NMOS管N5的尺寸比为1:1，且尺寸相互匹配。本技术的优点是：1.本技术所提出的高线性度宽摆幅CMOS电压跟随器结构，能够在较宽输入电压范围内精确的实现电压的跟随，同时较传统结构而言能够在更宽的电压输入范围内保证较高的线性度。附图说明下面结合附图及实施例对本技术作进一步描述：图1为低功耗超级源极跟随器结构示意图；图2为戴维南等效模型图；图3为克服固有矛盾常采用的超级源极跟随器结构示意图；图4为本技术高线性度宽摆幅CMOS电压跟随器结构示意图；图5为本技术和传统结构在10MHz处的电压增益与输入共模电压之间的关系的仿真曲线图；图6为本技术和传统结构在输入10MHz正弦电压信号时的总谐波失真(THD)与输入信号功率之间关系的仿真曲线图；图7为本技术和传统结构的双音测试(频点为11MHz和12MHz)的仿真结果对比图。具体实施方式实施例：参照图4所示，一种高线性度宽摆幅CMOS电压跟随器，其特征在于，包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、参考电流源Iref、电阻R1、电阻R2、电容C1、偏置电压Vb和电压源本文档来自技高网...

【技术保护点】
1.一种高线性度宽摆幅CMOS电压跟随器，其特征在于，包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、参考电流源Iref、电阻R1、电阻R2、电容C1、偏置电压Vb和电压源VDD；/n其中所述参考电流源Iref的一端分别连接到电阻R1的一端、PMOS管P5的栅极、PMOS管P6的栅极、PMOS管P7的栅极和PMOS管P8的栅极；所述电阻R1的另一端分别连接到PMOS管P1的栅极、PMOS管P2的栅极、PMOS管P3的栅极、PMOS管P4的栅极和PMOS管P5的漏极；所述电压源VDD分别连接到PMOS管P1的源极、PMOS管P2的源极、PMOS管P3的源极、PMOS管P4的源极和PMOS管P9的源极；所述PMOS管P1的漏极连接到PMOS管P5的源极；所述PMOS管P2的漏极连接到PMOS管P6的源极；所述PMOS管P3的漏极连接到PMOS管P7的源极；所述PMOS管P4的漏极连接到PMOS管P8的源极；所述PMOS管P6的漏极分别连接到NMOS管N4的漏极、NMOS管N1的栅极和NMOS管N2的栅极；所述PMOS管P7的漏极分别连接到NMOS管N4的栅极、NMOS管N5的漏极和NMOS管N5的栅极；所述PMOS管P8的漏极分别连接到PMOS管P9的栅极、NMOS管N3的漏极和电阻R2的一端；所述PMOS管P9的漏极分别连接到PMOS管P10的源极和电容C1的一端并作为电压输出端Vout，所述电容C1的另一端与所述电阻R2的另一端相互连接；所述PMOS管P10的漏极分别连接到NMOS管N2的漏极、NMOS管N3的源极和NMOS管N5的源极；所述PMOS管P10的栅极连接到电压输入端Vin，所述NMOS管N1的漏极连接到NMOS管N4的源极；所述偏置电压Vb连接到NMOS管N3的栅极；同时所述NMOS管N1的源极、所述NMOS管N2的源极和所述参考电流源Iref的另一端均接地。/n...

【技术特征摘要】
1.一种高线性度宽摆幅CMOS电压跟随器，其特征在于，包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、参考电流源Iref、电阻R1、电阻R2、电容C1、偏置电压Vb和电压源VDD；
其中所述参考电流源Iref的一端分别连接到电阻R1的一端、PMOS管P5的栅极、PMOS管P6的栅极、PMOS管P7的栅极和PMOS管P8的栅极；所述电阻R1的另一端分别连接到PMOS管P1的栅极、PMOS管P2的栅极、PMOS管P3的栅极、PMOS管P4的栅极和PMOS管P5的漏极；所述电压源VDD分别连接到PMOS管P1的源极、PMOS管P2的源极、PMOS管P3的源极、PMOS管P4的源极和PMOS管P9的源极；所述PMOS管P1的漏极连接到PMOS管P5的源极；所述PMOS管P2的漏极连接到PMOS管P6的源极；所述PMOS管P3的漏极连接到PMOS管P7的源极；所述PMOS管P4的漏极连接到PMOS管P8的源极；所述PMOS管P6的漏极分别连接到NMOS管N4的漏...

【专利技术属性】
技术研发人员：白春风，刘天宇，郭泽涛，乔东海，
申请(专利权)人：苏州大学，
类型：新型
国别省市：江苏;32