一种阵列基板、显示面板及电子设备制造技术

本发明专利技术提供了一种阵列基板、显示面板及电子设备，通过对薄膜晶体管阵列层和像素电极层之间的每一层绝缘层均设置通孔结构，并且，在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠，也就是说，将传统的一个通孔结构设置成多个错位的通孔结构，进而间接降低了孔深，那么就不会使气体残留在孔内，在填充完液晶之后，孔内不会出现气泡的问题，进而提高阵列基板的结构稳定性。

【技术实现步骤摘要】
一种阵列基板、显示面板及电子设备
本专利技术涉及液晶显示面板
，更具体地说，涉及一种阵列基板、显示面板及电子设备。
技术介绍
随着科学技术的不断发展，各种各样的电子设备已广泛应用于人们的日常生活和工作中，为人们的生活带来了极大的便利。在液晶显示领域，显示面板不可避免的会进行打孔操作，但是目前孔的深度比较深，会使气体残留在孔内，在填充完液晶之后，使气泡封锁在孔的内部，进而影响显示面板的显示效果。
技术实现思路
有鉴于此，为解决上述问题，本专利技术提供一种阵列基板、显示面板及电子设备，技术方案如下：一种阵列基板，所述阵列基板包括：基底；设置在所述基底上的薄膜晶体管阵列层和像素电极层；依次设置在所述薄膜晶体管阵列层和所述像素电极层之间的N层绝缘层，N≥3，且为正整数；每一层所述绝缘层上均具有通孔结构，相邻所述薄膜晶体管阵列层的通孔结构用于暴露出所述薄膜晶体管阵列层中任意一个薄膜晶体管的电极端；所述像素电极层中与所述薄膜晶体管相对应的像素电极单元，通过N个所述通孔结构与所述电极端连接；其中，在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠。优选的，在上述阵列基板中，所述在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠，包括：在垂直于所述基底的方向上，奇数层或偶数层所述绝缘层上通孔结构的正投影区域依次套合，奇数层所述绝缘层上通孔结构的正投影区域和偶数层所述绝缘层上通孔结构的正投影区域不重叠。优选的，在上述阵列基板中，所述阵列基板还包括：设置在相邻两层所述绝缘层之间的金属过渡层。优选的，在上述阵列基板中，所述金属过渡层为ITO膜层。优选的，在上述阵列基板中，所述金属过渡层的材料和所述像素电极层的材料相同。优选的，在上述阵列基板中，所述金属过渡层至少覆盖所述通孔结构的底部以及两个所述通孔结构相邻的侧壁。优选的，在上述阵列基板中，在第一方向上，奇数层或偶数层所述绝缘层上通孔结构的深度依次减小；其中，所述第一方向为垂直于所述基底，且由所述基底指向所述像素电极层的方向。优选的，在上述阵列基板中，在所述第一方向上，奇数层或偶数层所述绝缘层上通孔结构的开口依次增大。优选的，在上述阵列基板中，所述薄膜晶体管阵列层包括多个薄膜晶体管；所述像素电极层包括多个像素电极单元；其中，所述薄膜晶体管和所述像素电极单元一一对应连接。优选的，在上述阵列基板中，所述薄膜晶体管包括有源层、栅极、源极和漏极；所述薄膜晶体管阵列层还包括设置在所述有源层和所述栅极之间的栅极绝缘层；设置在所述栅极与所述源极和所述漏极之间的层间绝缘层；其中，所述源极和所述漏极位于同一层。优选的，在上述阵列基板中，所述有源层为硅导结构。一种显示面板，所述显示面板包括：上述任一项所述的阵列基板；与所述阵列基板相对设置的对置基板。一种电子设备，所述电子设备包括上述任一项所述的阵列基板。相较于现有技术，本专利技术实现的有益效果为：本专利技术提供的一种阵列基板通过对薄膜晶体管阵列层和像素电极层之间的每一层绝缘层均设置通孔结构，并且，在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠，也就是说，将传统的一个通孔结构设置成多个错位的通孔结构，进而间接降低了孔深，那么就不会使气体残留在孔内，在填充完液晶之后，孔内不会出现气泡的问题，进而提高阵列基板的结构稳定性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的一种阵列基板的结构示意图；图2为现有技术中薄膜晶体管阵列层和像素电极层之间通孔的结构示意图；图3为本专利技术实施例提供的另一种阵列基板的结构示意图；图4为本专利技术实施例提供的又一种阵列基板的结构示意图；图5为本专利技术实施例提供的又一种阵列基板的结构示意图；图6为本专利技术实施例提供的又一种阵列基板的结构示意图；图7为本专利技术实施例提供的又一种阵列基板的结构示意图；图8为本专利技术实施例提供的又一种阵列基板的结构示意图；图9为本专利技术实施例提供的又一种阵列基板的结构示意图；图10为本专利技术实施例提供的一种薄膜晶体管阵列层的电路示意图；图11为本专利技术实施例提供的又一种阵列基板的结构示意图；图12为本专利技术实施例提供的一种显示面板的结构示意图；图13为本专利技术实施例提供的一种电子设备的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。参考图1，图1为本专利技术实施例提供的一种阵列基板的结构示意图。所述阵列基板包括：基底11。设置在所述基底11上的薄膜晶体管阵列层12和像素电极层13。依次设置在所述薄膜晶体管阵列层12和所述像素电极层13之间的N层绝缘层14，N≥3，且为正整数；每一层所述绝缘层14上均具有通孔结构，相邻所述薄膜晶体管阵列层12的通孔结构用于暴露出所述薄膜晶体管阵列层12中任意一个薄膜晶体管的电极端16。所述像素电极层13中与所述薄膜晶体管相对应的像素电极单元15，通过N个所述通孔结构与所述电极端16连接。其中，在垂直于所述基底11的方向上，相邻两层所述绝缘层14的通孔结构的正投影区域不重叠。需要说明的是，图1中，N层绝缘层14采用不同的效果填充方式进行示意说明。需要说明的是，所述像素电极单元15和所述电极端16的具体连接方式，在图1中并没有示意，对二者的具体连接方式在本专利技术实施例中并不作限定。在该实施例中，参考图2，图2为现有技术中薄膜晶体管阵列层和像素电极层之间通孔的结构示意图，通过图2可知，该通孔的深度即多层绝缘层的总体厚度，其通孔的深度较深，会使气体残留在孔内。但是，如图1所示，本专利技术实施例提供的一种阵列基板通过对薄膜晶体管阵列层和像素电极层之间的每一层绝缘层均设置通孔结构，并且，在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠，也就是说，将传统的一个通孔结构设置成多个错位的通孔结构，进而间接降低了孔深，那么就不会使气体残留在孔内，在填充完液晶之后，孔内不会出现气泡的问题，进而提高阵列基板的结构稳定性。进一本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板包括：基底；/n设置在所述基底上的薄膜晶体管阵列层和像素电极层；/n依次设置在所述薄膜晶体管阵列层和所述像素电极层之间的N层绝缘层，N≥3，且为正整数；每一层所述绝缘层上均具有通孔结构，相邻所述薄膜晶体管阵列层的通孔结构用于暴露出所述薄膜晶体管阵列层中任意一个薄膜晶体管的电极端；/n所述像素电极层中与所述薄膜晶体管相对应的像素电极单元，通过N个所述通孔结构与所述电极端连接；/n其中，在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：基底；
设置在所述基底上的薄膜晶体管阵列层和像素电极层；
依次设置在所述薄膜晶体管阵列层和所述像素电极层之间的N层绝缘层，N≥3，且为正整数；每一层所述绝缘层上均具有通孔结构，相邻所述薄膜晶体管阵列层的通孔结构用于暴露出所述薄膜晶体管阵列层中任意一个薄膜晶体管的电极端；
所述像素电极层中与所述薄膜晶体管相对应的像素电极单元，通过N个所述通孔结构与所述电极端连接；
其中，在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠。


2.根据权利要求1所述的阵列基板，其特征在于，所述在垂直于所述基底的方向上，相邻两层所述绝缘层的通孔结构的正投影区域不重叠，包括：
在垂直于所述基底的方向上，奇数层或偶数层所述绝缘层上通孔结构的正投影区域依次套合，奇数层所述绝缘层上通孔结构的正投影区域和偶数层所述绝缘层上通孔结构的正投影区域不重叠。


3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
设置在相邻两层所述绝缘层之间的金属过渡层。


4.根据权利要求3所述的阵列基板，其特征在于，所述金属过渡层为ITO膜层。


5.根据权利要求3所述的阵列基板，其特征在于，所述金属过渡层的材料和所述像素电极层的材料相同。


6.根据权利要求3所述的阵列基板，其特征在于，所述金属过渡...

【专利技术属性】
技术研发人员：吴薇，吴昊，沈柏平，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建;35