阵列基板及其制作方法、显示面板技术

本发明专利技术提供一种阵列基板及其制作方法、显示面板。本发明专利技术提供的阵列基板，包括基板、设置在基板上的栅极、覆盖栅极及基板的栅绝缘层及设置在栅绝缘层上的半导体层和源极，以及覆盖栅绝缘层、半导体层和源极的钝化层和设置在钝化层上方的像素电极，钝化层中设有贯通钝化层的接触孔，接触孔与半导体层的局部区域对应，像素电极通过接触孔与半导体层接触；其中，半导体层和源极具有相互重叠的部分。本发明专利技术提供的阵列基板可避免产生高阻抗风险，并且可以节约生产成本，提高产品开口率。

【技术实现步骤摘要】
阵列基板及其制作方法、显示面板
本专利技术涉及液晶显示
，尤其涉及一种阵列基板及其制作方法、显示面板。
技术介绍
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。液晶显示面板通常由相对设置的阵列基板、彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶层组成，通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶分子旋转，从而将背光模组的光线折射出来产生画面。其中，对于底栅结构的阵列基板，通常是通过在玻璃基板上沉积金属层，并通过光刻工艺使金属层形成栅极；在玻璃基板和栅极上依次沉积栅绝缘层和半导体层，并通过光刻工艺形成有源岛图形；然后在半导体层上沉积源漏极金属层，并通过光刻工艺形成源极和漏极；在半导体层及源极和漏极上沉积钝化层，并通过光刻工艺在钝化层表面形成连通至漏极表面的导电过孔；最后在钝化层上沉积透明导电层，并通过光刻工艺形成像素电极。但是，由于像素电极通过导电过孔与漏极连接，存在阻抗高的风险，这会影响阵列基板的薄膜晶体管的性能。
技术实现思路
本专利技术提供一种阵列基板及其制作方法、显示面板，阵列基板可避免产生高阻抗风险，并且可以节约生产成本，提高产品开口率。第一方面，本专利技术提供一种阵列基板，该阵列基板包括基板、设置在基板上的栅极、覆盖栅极及基板的栅绝缘层及设置在栅绝缘层上的半导体层和源极，以及覆盖栅绝缘层、半导体层和源极的钝化层和设置在钝化层上方的像素电极，钝化层中设有贯通钝化层的接触孔，接触孔与半导体层的局部区域对应，像素电极通过接触孔与半导体层接触；其中，半导体层和源极具有相互重叠的部分。在一种可能的实施方式中，源极的一侧覆盖部分半导体层，或者，半导体层的一侧覆盖部分源极。在一种可能的实施方式中，半导体层的层数为至少一层，且半导体层为铟镓锌氧化物半导体层。在一种可能的实施方式中，半导体层至少包括依次层叠在栅绝缘层上的第一半导体层和第二半导体层。在一种可能的实施方式中，源极包括依次层叠在栅绝缘层上的第一金属层和第二金属层；其中，第一金属层中的金属包括钛、钼中的至少一种，第二金属层中的金属包括铜、铝中的至少一种。在一种可能的实施方式中，栅绝缘层包括依次层叠在基板上的第一栅绝缘层和第二栅绝缘层，第一栅绝缘层为氮化硅层，第二栅绝缘层为氧化硅层。在一种可能的实施方式中，钝化层包括依次层叠在栅绝缘层上的第一钝化层和第二钝化层，第一钝化层为氧化硅层，第二钝化层为氮化硅层。在一种可能的实施方式中，阵列基板还包括有机绝缘层，有机绝缘层覆盖在钝化层上，像素电极设置在有机绝缘层上，接触孔贯通有机绝缘层和钝化层。第二方面，本专利技术提供一种阵列基板的制作方法，该制作方法包括如下步骤：在基板上依次形成栅极和栅绝缘层；在栅绝缘层上形成半导体层和源极，其中，半导体层和源极具有相互重叠的部分；在栅绝缘层上形成钝化层，钝化层覆盖栅绝缘层、半导体层和源极；在钝化层中形成贯通钝化层的接触孔，接触孔与半导体层的局部区域对应；在钝化层上方形成像素电极，像素电极通过接触孔与半导体层接触。在一种可能的实施方式中，在栅绝缘层上形成半导体层和源极，具体包括：在栅绝缘层上形成半导体层；在栅绝缘层上形成源极，源极的一侧覆盖部分半导体层。在一种可能的实施方式中，在栅绝缘层上形成半导体层和源极，具体包括：在栅绝缘层上形成源极；在栅绝缘层上形成半导体层，半导体层的一侧覆盖部分源极。第三方面，本专利技术提供一种显示面板，该显示面板包括如上所述的阵列基板。本专利技术提供一种阵列基板及其制作方法、显示面板，阵列基板通过在栅绝缘层上设置半导体层和源极，半导体层和源极之间具有相互重叠的部分，钝化层上方的像素电极通过钝化层内的接触孔直接与半导体层接触，源极的电信号通过半导体层直接传递至像素电极；这样不用设置漏极，接触孔对应半导体层而非漏极，这样可避免接触孔与漏极对应时对漏极产生影响，避免由此带来的漏极表面形成高阻抗物质，进而可减少对漏极表面进行还原处理的工序；如此可解决阵列基板存在高阻抗风险的问题，进而减少对漏极进行表面处理的制程，可以节约生产成本；同时，无漏极结构还可减小薄膜晶体管的尺寸，进而可以提高阵列基板的开口率。附图说明为了更清楚地说明本专利技术或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例一提供的一种阵列基板的结构示意图；图2为本专利技术实施例一提供的另一种阵列基板的结构示意图；图3为本专利技术实施例二提供的阵列基板的制作方法的流程示意图；图4为本专利技术实施例二提供的一种在栅绝缘层上形成半导体层和源极的流程图；图5为本专利技术实施例二提供的另一种在栅绝缘层上形成半导体层和源极的流程图；图6为本专利技术实施例二提供的基板上形成栅极的结构示意图；图7为本专利技术实施例二提供的在栅极上形成栅绝缘层的结构示意图；图8为本专利技术实施例二提供的在栅绝缘层上形成半导体层的结构示意图；图9为本专利技术实施例二提供的在半导体层上形成源极的结构示意图；图10为本专利技术实施例二提供的在半导体层上形成钝化层的结构示意图；图11为本专利技术实施例二提供的在钝化层上形成有机绝缘层的结构示意图；图12为本专利技术实施例二提供的在有机绝缘层上形成像素电极的结构示意图。附图标记说明：100-阵列基板；110-基板；120-栅极；130-栅绝缘层；131-第一栅绝缘层；132-第二栅绝缘层；140-半导体层；141-第一半导体层；142-第二半导体层；150-源极；151-第一金属层；152-第二金属层；160-钝化层；161-第一钝化层；162-第二钝化层；170-接触孔；180-像素电极；190-有机绝缘层。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图1为本专利技术实施例一提供的一种阵列基板的结构示意图；图2为本专利技术实施例一提供的另一种阵列基板的结构示意图。如图1和图2所示，本实施例提供一种阵列基板100，该阵列基板100包括基板110、设置在基板110上的栅极120、覆盖栅极120及基板110的栅绝缘层130及设置在栅绝缘层130上的半导体层140和源极150，以及本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括基板、设置在所述基板上的栅极、覆盖所述栅极及所述基板的栅绝缘层及设置在所述栅绝缘层上的半导体层和源极，以及覆盖所述栅绝缘层、半导体层和源极的钝化层和设置在所述钝化层上方的像素电极，所述钝化层中设有贯通所述钝化层的接触孔，所述接触孔与所述半导体层的局部区域对应，所述像素电极通过所述接触孔与所述半导体层接触；其中，所述半导体层和所述源极具有相互重叠的部分。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括基板、设置在所述基板上的栅极、覆盖所述栅极及所述基板的栅绝缘层及设置在所述栅绝缘层上的半导体层和源极，以及覆盖所述栅绝缘层、半导体层和源极的钝化层和设置在所述钝化层上方的像素电极，所述钝化层中设有贯通所述钝化层的接触孔，所述接触孔与所述半导体层的局部区域对应，所述像素电极通过所述接触孔与所述半导体层接触；其中，所述半导体层和所述源极具有相互重叠的部分。


2.根据权利要求1所述的阵列基板，其特征在于，所述源极的一侧覆盖部分所述半导体层，或者，所述半导体层的一侧覆盖部分所述源极。


3.根据权利要求2所述的阵列基板，其特征在于，所述半导体层的层数为至少一层，且所述半导体层为铟镓锌氧化物半导体层。


4.根据权利要求3所述的阵列基板，其特征在于，所述半导体层至少包括依次层叠在所述栅绝缘层上的第一半导体层和第二半导体层。


5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述源极包括依次层叠在所述栅绝缘层上的第一金属层和第二金属层；其中，所述第一金属层中的金属包括钛、钼中的至少一种，所述第二金属层中的金属包括铜、铝中的至少一种。


6.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述栅绝缘层包括依次层叠在所述基板上的第一栅绝缘层和第二栅绝缘层，所述第一栅绝缘层为氮化硅层，所述第二栅绝缘层为氧化硅层。


7.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述钝化层包括依次层...

【专利技术属性】
技术研发人员：李广圣，赵亚雄，蒋雷，黄学勇，叶宁，朱成顺，
申请(专利权)人：成都中电熊猫显示科技有限公司，
类型：发明
国别省市：四川;51