【技术实现步骤摘要】
【国外来华专利技术】用于提供分频时钟的设备及方法
技术介绍
周期性数字信号通常用于例如存储器装置的各种电子装置中。最常见的周期性数字信号可能是时钟，所述时钟通常用于建立数字信号的时序或对数字信号执行操作的时序。举例来说，数据信号通常与时钟或数据选通同步地耦合到存储器装置及从存储器装置耦合。包含在电子装置中的时钟电路提供用于对各种操作进行定时的内部时钟。内部时钟可基于提供给电子装置的外部时钟。实例时钟电路可包含延迟锁定环路(DLL)。典型DLL使用包含大量延迟级的延迟线。参考时钟施加到延迟线并通过延迟线传播到输出延迟时钟的最终延迟级。延迟时钟的相位与参考时钟的相位相比较以产生相位误差信号。相位误差信号用于调整由延迟线中的延迟级提供的延迟，直到延迟时钟的相位被锁定到参考时钟的相位。当出现此情况时，DLL被视为已获得锁定条件。随后可以将延迟时钟提供给电子装置的其它电路以进行定时操作。随着电子装置的操作速度增加，以这些较高速度操作电子装置所需的时钟信号的频率也增加。这些较高时钟速度遇到的一个难度是DLL的电路难以确定延迟时钟与参考时钟之间的相位关系以调整延迟。缓解此问题的方法是对较高频率时钟进行分频，以产生具有与更高频率时钟的时钟转换一致的时钟转换的较低频率时钟。然而，包含在DLL中的典型时钟分频器电路提供与较高频率时钟具有不可预测的相位关系的分频时钟，这可能导致DLL达到锁定条件的所需时间长于预期时间。因此，可能需要具有用于时钟分频器电路及DLL的替代设计。
技术实现思路
描述用于提供分频时钟的设备及方法。在本公开的方面中，设备...
【技术保护点】
1.一种设备，其包括：/n第一电路，其经配置以至少部分地响应于第一输入时钟而提供第一中间时钟，所述第一中间时钟的频率低于所述第一输入时钟的频率；/n第二电路，其经配置以至少部分地响应于第二输入时钟而提供第二中间时钟及第三中间时钟，所述第二中间时钟与所述第三中间时钟互补并且所述第二中间时钟的频率低于所述第二输入时钟的频率；及/n第三电路，其经配置以至少部分地响应于所述第一及第二中间时钟而选择及提供所述第二及第三中间时钟中的一者作为输出时钟。/n
【技术特征摘要】
【国外来华专利技术】20171221 US 15/851,1261.一种设备，其包括：
第一电路，其经配置以至少部分地响应于第一输入时钟而提供第一中间时钟，所述第一中间时钟的频率低于所述第一输入时钟的频率；
第二电路，其经配置以至少部分地响应于第二输入时钟而提供第二中间时钟及第三中间时钟，所述第二中间时钟与所述第三中间时钟互补并且所述第二中间时钟的频率低于所述第二输入时钟的频率；及
第三电路，其经配置以至少部分地响应于所述第一及第二中间时钟而选择及提供所述第二及第三中间时钟中的一者作为输出时钟。
2.根据权利要求1所述的设备，其中所述第三电路包括：
延迟电路，其经配置以延迟所述第一中间时钟以产生延迟的中间时钟，及
相位检测器，其经配置以比较所述延迟的中间时钟及所述第二中间时钟的相位。
3.根据权利要求2所述的设备，其中所述第三电路进一步包括：
多路复用器，其经耦合以接收所述第二及第三中间时钟，所述多路复用器经配置以至少部分地响应于来自相位检测器的输出而选择所述第二及第三中间时钟中的一者。
4.根据权利要求3所述的设备，
其中所述第一中间时钟的频率为所述第一输入时钟的频率的一半；
其中所述第二及第三中间时钟中的每一者的频率是所述第二输入时钟的频率的一半；及
其中所述延迟电路经配置以将所述第一中间时钟延迟所述第一输入时钟的一半时钟，以产生所述延迟的中间时钟。
5.根据权利要求3所述的设备，其中所述相位检测器进一步经配置以向所述多路复用器提供具有指示所述延迟的中间时钟与所述第二中间时钟之间的相位关系的值的输出，以控制所述第二及第三中间时钟中的一者的选择。
6.根据权利要求3所述的设备，其中所述多路复用器包括：
第一逻辑门，其包含经耦合以接收所述第二中间时钟的第一输入；
第一反相器电路，其包含耦合到所述第一逻辑门的第二输入的输出；
第二逻辑门，其包含经耦合以接收所述第三中间时钟的第一输入；
第二反相器电路，其包含耦合到所述第一反相器电路的输出的输入并且进一步包含耦合到所述第二逻辑门的第二输入的输出；及
第三逻辑门，其经耦合以接收所述第一及第二逻辑门的输出并且包含从其提供所述输出时钟的输出。
7.根据权利要求2所述的设备，其中所述延迟电路包括由基于所述第一输入时钟的互补时钟锁定的D锁存器及D触发器中的至少一者。
8.根据权利要求1所述的设备，其进一步包括：
第一分相器，其经耦合以接收所述第一输入时钟并且至少部分地响应于所述第一输入时钟而提供第一互补输入时钟；及
第二分相器，其经耦合以接收所述第二输入时钟并且至少部分地响应于所述第二输入时钟而提供第二互补时钟。
9.一种设备，其包括：
时钟分频器电路，其经配置以接收第一输入时钟并且至少部分地响应于所述第一输入时钟而提供第一输出时钟，所述第一输出时钟具有低于所述第一输入时钟的频率，并且进一步经配置以接收第二输入时钟并且至少部分地响应于所述第二输入时钟而提供第二输出时钟，所述第二输出时钟具有低于所述第二输入时钟的频率，
其中所述第二输出时钟选自至少部分地响应于所述第二输入时钟而提供的第一及第二分频时钟。
10.根据权利要求9所述的设备，其进一步包括：
相位检测器，其经耦合以接收所述第一及第二输出时钟，并且经配置以比较所述第一及第二时钟的相位并且提供具有指示所述第一及第二时钟的所述相位的值的相位差信号；
延迟调整电路，其经耦合以接收所述相位差信号及所述第一输入时钟，并且经配置以至少部分地基于所述相位差信号而延迟所述第一输入时钟以提供同步输出时钟；及
复制电路，其经耦合以接收所述同步输出时钟，并且经配置以延迟所述同步输出时钟以将所述第二输入时钟提供到所述时钟分频器电路。
11.根据权利要求10所述的设备，其进一步包括：
占空比调整器电路，其经耦合以接收所述第一输入时钟并且经配置以校正所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。