一种重金属Au掺杂工艺制造技术

本发明专利技术公开了一种重金属Au掺杂工艺，包括待掺杂基材、重金属Au、薄层合金层，其特征在于：所述重金属Au掺杂工艺为半导体芯片制造的加工工艺方法。本发明专利技术采用步骤一清洗基材、步骤二蒸发淀积、步骤三合金退火、步骤四王水清洗、步骤五高温掺杂的五步工艺法，采用合金退火形成薄层合金层，王水清洗Au金属薄膜后再高温掺杂的工艺办法。实现重金属Au掺杂量的精准控制，半导体器件表面可以得到比较好的控制，对于半导体器件少子寿命可以做到精准控制，进一步实现对半导体器件少子寿命做精准控制，半导体器件相关电性参数均匀性和参数一致性得到保证。克服了现有技术的不足。

【技术实现步骤摘要】
一种重金属Au掺杂工艺
本专利技术涉及一种半导体芯片制造
，尤其涉及一种重金属Au掺杂工艺。
技术介绍
现有技术的一种重金属Au掺杂工艺采用Au金属薄膜坯材直接高温掺杂后再王水清洗的四步工艺法，造成重金属Au掺杂量无法控制，掺杂量极易过多或者过少，掺杂后半导体器件少子寿命控制不准，均匀性差，材料正面和背面会形成Au和材料的合金点，材料表面发花，做出来器件表面异常，合金点难以去除，影响半导体器件电性能及安全性；半导体器件电性能均匀性差。本专利技术采用步骤一清洗基材、步骤二蒸发淀积、步骤三合金退火、步骤四王水清洗、步骤五高温掺杂的五步工艺法，采用合金退火形成薄层合金层，王水清洗Au金属薄膜后再高温掺杂的工艺办法。实现重金属Au掺杂量的精准控制，半导体器件表面可以得到比较好的控制，对于半导体器件少子寿命可以做到精准控制，进一步实现对半导体器件少子寿命做精准控制，半导体器件相关电性参数均匀性和参数一致性得到保证。克服了现有技术的不足。
技术实现思路
本专利技术的目的在于提供一种重金属Au掺杂工艺，合理有效地解决了现有技术的一种重金属Au掺杂工艺造成重金属Au掺杂量无法控制、掺杂量极易过多或者过少、掺杂后半导体器件少子寿命控制不准和均匀性差、材料正面和背面会形成Au和材料的合金点、材料表面发花、做出来器件表面异常、合金点难以去除、影响半导体器件电性能及安全性、半导体器件电性能均匀性差的问题。本专利技术采用如下技术方案：一种重金属Au掺杂工艺，包括待掺杂基材、重金属Au、薄层合金层，其特征在于：所述重金属Au掺杂工艺为半导体芯片制造的加工工艺方法，所述待掺杂基材包括Si、SiC和GaN，采用在半导体材料所述待掺杂基材的表面淀积，表面王水处理及高温热处理工艺方法推进Au掺杂到所述待掺杂基材结深位置，实现所述重金属Au掺杂量的精准控制，使半导体器件少子寿命控制，进一步实现对半导体器件少子寿命做精准控制；包括以下步骤：步骤一、清洗基材：将所述待掺杂基材采用SC1+SC2+HF清洗表面污渍及氧化层，制备清洁基材；步骤二、蒸发淀积：在所述清洁基材的背面采用等离子蒸镀工艺淀积厚度为的Au金属薄膜，制备薄膜坯材；步骤三、合金退火：将所述薄膜坯材采用低温350℃-400℃30分钟N2和H2混合气氛下合金退火，在所述合金坯材的所述清洁基材的背面表面与所述Au金属薄膜接触面形成薄层合金层，通过控制低温合金退火温度控制所述薄层合金层厚度，控制所述重金属Au掺杂量，制备薄层合金坯材；步骤四、王水清洗：将所述薄层合金坯材采用王水腐蚀去除背面所述Au金属薄膜，保留所述薄层合金层，制备掺杂坯材；步骤五、高温掺杂：将所述掺杂坯材采用高温900℃-1000℃30分钟N2和少量O2混合气氛下推进Au掺杂到对应材料结深位置，以满足器件的少子寿命要求；构成所述一种重金属Au掺杂工艺。进一步地，所述步骤三中控制所述重金属Au掺杂量的工艺，采用单道工艺DOE试验来确定待掺杂基材和所述重金属Au的合金相图的温度及其所对应的所述重金属Au含量，通过对相应的温度的控制来实现对应的所述重金属Au含量的控制。本专利技术的有益技术效果是:本专利技术公开了一种重金属Au掺杂工艺，合理有效地解决了现有技术的一种重金属Au掺杂工艺造成重金属Au掺杂量无法控制、掺杂量极易过多或者过少、掺杂后半导体器件少子寿命控制不准和均匀性差、材料正面和背面会形成Au和材料的合金点、材料表面发花、做出来器件表面异常、合金点难以去除、影响半导体器件电性能及安全性、半导体器件电性能均匀性差的问题。本专利技术采用步骤一清洗基材、步骤二蒸发淀积、步骤三合金退火、步骤四王水清洗、步骤五高温掺杂的五步工艺法，采用合金退火形成薄层合金层，王水清洗Au金属薄膜后再高温掺杂的工艺办法。实现重金属Au掺杂量的精准控制，半导体器件表面可以得到比较好的控制，对于半导体器件少子寿命可以做到精准控制，进一步实现对半导体器件少子寿命做精准控制，半导体器件相关电性参数均匀性和参数一致性得到保证。克服了现有技术的不足。附图说明图1是本专利技术工艺方法器件纵向结构示意图。图2是本专利技术工艺方法器件表面结构示意图。图中所示：1-待掺杂基材、2-重金属Au、3-薄层合金层。具体实施方式通过下面对实施例的描述，将更加有助于公众理解本专利技术，但不能也不应当将申请人所给出的具体的实施例视为对本专利技术技术方案的限制，任何对部件或技术特征的定义进行改变和/或对整体结构作形式的而非实质的变换都应视为本专利技术的技术方案所限定的保护范围。实施例:如图1-2所示的一种重金属Au掺杂工艺，包括待掺杂基材、重金属Au、薄层合金层，其特征在于：所述重金属Au掺杂工艺为半导体芯片制造的加工工艺方法，所述待掺杂基材包括Si、SiC和GaN，采用在半导体材料所述待掺杂基材的表面淀积，表面王水处理及高温热处理工艺方法推进Au掺杂到所述待掺杂基材结深位置，实现所述重金属Au掺杂量的精准控制，使半导体器件少子寿命控制，进一步实现对半导体器件少子寿命做精准控制；包括以下步骤：步骤一、清洗基材：将所述待掺杂基材采用SC1+SC2+HF清洗表面污渍及氧化层，制备清洁基材；步骤二、蒸发淀积：在所述清洁基材的背面采用等离子蒸镀工艺淀积厚度为的Au金属薄膜，制备薄膜坯材；步骤三、合金退火：将所述薄膜坯材采用低温350℃-400℃30分钟N2和H2混合气氛下合金退火，在所述合金坯材的所述清洁基材的背面表面与所述Au金属薄膜接触面形成薄层合金层，通过控制低温合金退火温度控制所述薄层合金层厚度，控制所述重金属Au掺杂量，制备薄层合金坯材；步骤四、王水清洗：将所述薄层合金坯材采用王水腐蚀去除背面所述Au金属薄膜，保留所述薄层合金层，制备掺杂坯材；步骤五、高温掺杂：将所述掺杂坯材采用高温900℃-1000℃30分钟N2和少量O2混合气氛下推进Au掺杂到对应材料结深位置，以满足器件的少子寿命要求；构成所述一种重金属Au掺杂工艺。进一步地，所述步骤三中控制所述重金属Au掺杂量的工艺，采用单道工艺DOE试验来确定待掺杂基材和所述重金属Au的合金相图的温度及其所对应的所述重金属Au含量，通过对相应的温度的控制来实现对应的所述重金属Au含量的控制。完成所述一种重金属Au掺杂工艺的实施。当然，本专利技术还可以有其他多种实施例，在不背离本专利技术精神及其实质的情况下，熟悉本领域的技术人员可以根据本专利技术做出各种相应的改变和变形，但这些相应的改变和变形都应属于本专利技术所附的权利要求的保护范围。本文档来自技高网...

【技术保护点】
1.一种重金属Au掺杂工艺，包括待掺杂基材、重金属Au、薄层合金层，其特征在于：/n所述重金属Au掺杂工艺为半导体芯片制造的加工工艺方法，所述待掺杂基材包括Si、SiC和GaN，采用在半导体材料所述待掺杂基材的表面淀积，表面王水处理及高温热处理工艺方法推进Au掺杂到所述待掺杂基材结深位置，实现所述重金属Au掺杂量的精准控制，使半导体器件少子寿命控制，进一步实现对半导体器件少子寿命做精准控制；包括以下步骤：/n步骤一、清洗基材：将所述待掺杂基材采用SC

【技术特征摘要】
1.一种重金属Au掺杂工艺，包括待掺杂基材、重金属Au、薄层合金层，其特征在于：
所述重金属Au掺杂工艺为半导体芯片制造的加工工艺方法，所述待掺杂基材包括Si、SiC和GaN，采用在半导体材料所述待掺杂基材的表面淀积，表面王水处理及高温热处理工艺方法推进Au掺杂到所述待掺杂基材结深位置，实现所述重金属Au掺杂量的精准控制，使半导体器件少子寿命控制，进一步实现对半导体器件少子寿命做精准控制；包括以下步骤：
步骤一、清洗基材：将所述待掺杂基材采用SC1+SC2+HF清洗表面污渍及氧化层，制备清洁基材；
步骤二、蒸发淀积：在所述清洁基材的背面采用等离子蒸镀工艺淀积厚度为的Au金属薄膜，制备薄膜坯材；
步骤三、合金退火：将所述薄膜坯材采用低温350℃-400℃30分钟N2和H2混合气氛下合金退火，在所述合金坯材的所述...

【专利技术属性】
技术研发人员：詹小勇，朱方杰，李赟，袁宏承，
申请(专利权)人：无锡格能微电子有限公司，
类型：发明
国别省市：江苏;32