像素驱动电路及其驱动方法、显示面板技术

本发明专利技术提供一种像素驱动电路及其驱动方法、显示面板，属于显示技术领域，其可至少部分解决现有的有机发光二极管显示装置的像素驱动电路对发光时长的调节方式的调节精度低的问题。本发明专利技术的一种像素驱动电路，包括：驱动单元、发光单元、存储单元、写入补偿单元、电流控制单元、时长控制单元以及反相单元；写入补偿单元，用于通过存储单元的调节向驱动单元写入数据线端的数据信号以及补偿数据；电流控制单元，用于通过控制驱动单元而控制流过发光单元的电流大小；时长控制单元，用于根据第一数据线端和第一栅线端的信号控制发光单元的发光时长；反相单元，用于调节时长控制单元对发光单元的发光时长的控制。

【技术实现步骤摘要】
像素驱动电路及其驱动方法、显示面板
本专利技术属于显示
，具体涉及一种像素驱动电路及其驱动方法、显示面板。
技术介绍
相对于有机发光二极管(OLED)显示装置而言，微型发光二极管显示装置，如Micro-LED显示装置，具有驱动电压低、寿命长、耐宽温等优势，因此，微型发光二极管显示装置得到越来越多的关注。现有技术的一种Micro-LED显示装置的像素驱动电路中，是通过控制驱动电流和显示元件的发光时长来控制显示元件的显示灰阶的。然而，由于发光时长控制单元中的晶体管的本身的性质，使得有上述方式实现的对发光时长的调节方式的调节精度低，不利于对发光时长准确地控制。
技术实现思路
本专利技术至少部分解决现有的有机发光二极管显示装置的像素驱动电路对发光时长的调节方式的调节精度低的问题，提供一种对发光时长的调节方式的调节精度高的像素驱动电路。解决本专利技术技术问题所采用的技术方案是一种像素驱动电路，包括：驱动单元、发光单元、存储单元、写入补偿单元、电流控制单元、时长控制单元以及反相单元；所述驱动单元，用于驱动所述发光单元进行发光；所述存储单元的第一端连接第一电压端，其第二端连接第一节点；所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号以及补偿数据；所述电流控制单元，用于通过控制所述驱动单元而控制流过所述发光单元的电流大小；所述时长控制单元，用于根据第一数据线端和第一栅线端的信号控制所述发光单元的发光时长；所述反相单元，用于调节所述时长控制单元对所述发光单元的发光时长的控制。进一步优选的是，所述反相单元包括：第一晶体管，其栅极连接第二节点，第一极连接第二电压端，第二极连接第三节点；第二晶体管，其栅极连接第二节点，第一极连接第三节点，第二极连接第三电压端，所述第一晶体管和所述第二晶体管中的一者为N型晶体管，另一者为P型晶体管。进一步优选的是，所述反相单元包括级联的至少两个反相子单元，每个所述反相子单元包括：第一晶体管和第二晶体管，所述第一晶体管的第一极连接第二电压端；所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接第三电压端，每个所述反相子单元中的第一晶体管和第二晶体管的栅极均连接前一所述反相子单元中的第一晶体管的第二极，第一个所述反相子单元中的第一晶体管和第二晶体管的栅极均连接第二节点，最后一个所述反相子单元中的第一晶体管的第二极连接第三节点。进一步优选的是，所述写入补偿单元包括：第三晶体管，其栅极连接第二栅线端，第一极连接第四节点，第二极连接第二数据线端；第四晶体管，其栅极连接第二栅线端，第一极连接第一节点，第二极连接第五节点。进一步优选的是，所述驱动单元包括：第五晶体管，其栅极连接第一节点，第一极连接第四节点，第二极连接第五节点。进一步优选的是，所述电流控制单元包括：第六晶体管，其栅极连接信号端，第一极连接第一电压端，第二极连接第四节点；第七晶体管，其栅极连接信号端，第一极连接第五节点。进一步优选的是，所述存储单元包括：第一电容，其第一极连接第一电压端，第二极连接第一节点。进一步优选的是，所述时长控制单元包括：第八晶体管，其栅极连接第一栅线端，第一极连接第一数据线端，第一极连接第二节点；第二电容，其第一极连接第三节点，第二极连接第四电压端；第九晶体管，其栅极连接第三节点，第一极连接所述第七晶体管的第二极，第二极连接所述发光单元。进一步优选的是，该像素驱动电路还包括：重置单元，用于通过第五电压端和重置端的信号调节第一节点的电压，所述重置单元包括第十晶体管，其栅极连接重置端，第一极连接第一节点，第一极连接第五电压端。解决本专利技术技术问题所采用的技术方案是一种像素驱动方法，基于上述的像素驱动电路，所述像素驱动方法包括：在第一数据写入阶段中，所述写入补偿单元通过所述存储单元的调节向所述驱动单元写入第二数据线端的第二数据信号以及补偿数据；在第二数据写入阶段中，所述时长控制单元根据第一栅线端的信号将第一数据线端的第一数据信号写入第二节点；在显示阶段中，所述电流控制单元通过控制所述驱动单元而控制流过所述发光单元的电流大小；所述时长控制单元根据第一数据线端和第一栅线端的信号控制所述发光单元的发光时长，所述反相单元调节所述时长控制单元对所述发光单元的发光时长的控制。进一步优选的是，所述像素驱动方法具体包括：重置阶段，向所述第五电压端输入重置信号，向所述重置端输入导通信号，向所述第一栅线端、第二栅线端、信号端输入关断信号；第一数据写入阶段，向所述第二数据线端输入第二数据线号，向所述第二栅线端输入导通信号，向所述重置端、信号端、第一栅线端输入关断信号；第二数据写入阶段，向所述第一数据线端输入第一数据线号，向所述第一栅线端输入导通信号，向所述重置端、信号端、第二栅线端输入关断信号；显示阶段，向所述第一电压端输入显示信号，向第四电压端输入时长控制信号，向所述信号端输入导通信号，向所述重置端、第一栅线端、第二栅线端输入关断信号。解决本专利技术技术问题所采用的技术方案是一种显示面板，包括多个像素驱动电路，所述像素驱动电路为上述的像素驱动电路。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1a为现有的像素驱动电路的结构示意图；图1b为现有的像素驱动电路中第九晶体管延后关断的示意图；图2为本专利技术的实施例的一种像素驱动电路的结构示意图；图3为本专利技术的实施例的一种像素驱动电路的结构示意图；图4为本专利技术的实施例的一种像素驱动电路的结构示意图；图5为本专利技术的实施例的一种像素驱动电路的时序图；图6为本专利技术的实施例的一种像素驱动电路中第九晶体管正常关断的示意图；其中，附图标记为：1、驱动单元；2、发光单元；3、存储单元；4、写入补偿单元；5、电流控制单元；6、时长控制单元；7、反相单元；8、重置单元；GateT、第一栅线端；GateI、第二栅线端；DataT、第一数据线端；DataI、第二数据线端；EM、信号端；Reset、重置端；VDD、第一电压端；VDD1、第二电压端；VSS1、第三电压端；Common、第四电压端；Initial、第五电压端；VSS、第六电压端；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；T8、第八晶体管；T9、第九晶体管；T10、第十晶体管；N1、第一节点；N2、第二节点；N3、第三节点；N4、第四节点；N5、第五节点；C1、第一电容；C2、第二电容；t1、重置阶段；t2、第一数据写入阶段；t3、第二数据写入阶段；t4、显示阶段。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。<本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，其特征在于，包括：驱动单元、发光单元、存储单元、写入补偿单元、电流控制单元、时长控制单元以及反相单元；/n所述驱动单元，用于驱动所述发光单元进行发光；/n所述存储单元的第一端连接第一电压端，其第二端连接第一节点；/n所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号以及补偿数据；/n所述电流控制单元，用于通过控制所述驱动单元而控制流过所述发光单元的电流大小；/n所述时长控制单元，用于根据第一数据线端和第一栅线端的信号控制所述发光单元的发光时长；/n所述反相单元，用于调节所述时长控制单元对所述发光单元的发光时长的控制。/n

【技术特征摘要】
1.一种像素驱动电路，其特征在于，包括：驱动单元、发光单元、存储单元、写入补偿单元、电流控制单元、时长控制单元以及反相单元；
所述驱动单元，用于驱动所述发光单元进行发光；
所述存储单元的第一端连接第一电压端，其第二端连接第一节点；
所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号以及补偿数据；
所述电流控制单元，用于通过控制所述驱动单元而控制流过所述发光单元的电流大小；
所述时长控制单元，用于根据第一数据线端和第一栅线端的信号控制所述发光单元的发光时长；
所述反相单元，用于调节所述时长控制单元对所述发光单元的发光时长的控制。


2.根据权利要求1所述的像素驱动电路，其特征在于，所述反相单元包括：
第一晶体管，其栅极连接第二节点，第一极连接第二电压端，第二极连接第三节点；
第二晶体管，其栅极连接第二节点，第一极连接第三节点，第二极连接第三电压端，所述第一晶体管和所述第二晶体管中的一者为N型晶体管，另一者为P型晶体管。


3.根据权利要求1所述的像素驱动电路，其特征在于，所述反相单元包括级联的至少两个反相子单元，每个所述反相子单元包括：第一晶体管和第二晶体管，所述第一晶体管的第一极连接第二电压端；所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接第三电压端，每个所述反相子单元中的第一晶体管和第二晶体管的栅极均连接前一所述反相子单元中的第一晶体管的第二极，第一个所述反相子单元中的第一晶体管和第二晶体管的栅极均连接第二节点，最后一个所述反相子单元中的第一晶体管的第二极连接第三节点。


4.根据权利要求2或3所述的像素驱动电路，其特征在于，所述写入补偿单元包括：
第三晶体管，其栅极连接第二栅线端，第一极连接第四节点，第二极连接第二数据线端；
第四晶体管，其栅极连接第二栅线端，第一极连接第一节点，第二极连接第五节点。


5.根据权利要求4所述的像素驱动电路，其特征在于，所述驱动单元包括：第五晶体管，其栅极连接第一节点，第一极连接第四节点，第二极连接第五节点。


6.根据权利要求5所述的像素驱动电路，其特征在于，所述电流控制单元包括：
第六晶体管，其栅极连接信号端，第一极连接第一电压端，第二极连接第四节点；
第七晶体管，其栅极连接信号端，第一极连接第五节点。


...

【专利技术属性】
技术研发人员：岳晗，刘冬妮，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11