像素电路制造技术

本发明专利技术提供一种像素电路。所述的像素电路包含一光电二极管、一比较电路、一电容器、一第一开关电路、一第二开关电路以及一第三开关电路。所述的光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。所述的比较电路用来在所述的像素电路的读出阶段的期间依据所述的像素电路中的特定节点的电压电平来产生一输出信号。所述的电容器耦接于所述的像素电路之控制电压端子与所述的特定节点之间，所述的第一开关电路耦接于所述的光电二极管与所述的特定节点之间，所述的第二开关电路耦接于所述的特定节点与所述的像素电路的输出端子之间，以及所述的第三开关电路耦接于所述的输出端子与所述的比较电路之间。

【技术实现步骤摘要】
像素电路
本专利技术涉及电子电路，尤指一种像素电路。
技术介绍
在相关技术的像素电路的架构中，供应电压的电压电平可能因为所述的像素电路中的某些节点的可用电压范围而有所限制。另外，所述的像素电路中的许多组件可能会有噪声(诸如读出噪声(read-outnoise))产生，所述的像素电路的效能可能因此受影响。因此，需要一种新颖的像素电路来解决相关技术的问题。
技术实现思路
本专利技术的一目的在于提供一种像素电路，其可较不容易受所述的像素电路的供应电压的电压电平限制。本专利技术的另一目的在于提供一种噪声较少的像素电路，以改善其整体效能。本专利技术至少一实施例提供一种像素电路，其中所述的像素电路可包含一光电二极管(photodiode)、一比较电路、一电容器、一第一开关电路、一第二开关电路以及一第三开关电路。所述的光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。所述的比较电路用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号。所述的电容器耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，所述的第一开关电路耦接于所述的光电二极管与所述的特定节点之间，所述的第二开关电路耦接于所述的特定节点与所述的像素电路的一输出端子之间，以及所述的第三开关电路耦接于所述的输出端子与所述的比较电路之间。例如，一斜坡(ramp)信号在所述的读出阶段的期间可被施加于所述的控制电压端子，以在一特定时间点产生所述的输出信号的一电压转变(transition)。本专利技术的其中一个优点在于，本专利技术的架构不需要额外的供应电压，且产生读出噪声的装置(组件)的数量较相关技术的架构少。因此，本专利技术能在没有副作用或较不会带来副作用的状况下解决上述问题。【附图说明】图1为依据本专利技术一实施例的一像素电路的示意图。图2为依据本专利技术一实施例的图1所示架构的相关信号的示意图。图3为依据本专利技术一实施例的一像素电路的示意图。图4为依据本专利技术一实施例的图3所示架构的相关信号的示意图。【符号说明】100、300像素电路120、320比较电路PD1、PD2光电二极管M11、M21、M31、MS、MB1、M12、M22、M32、MC、MB2晶体管C1电容器FD1、FD2浮动扩散节点POUT1、POUT2输出端子TX1、RST1、SEL1、TX2、RST2、SEL2控制信号VR1、VR2斜坡信号VB1、VB2偏压信号VPD1、VPD2光电二极管信号DOUT1、DOUT2、VL输出信号VDD供应电压端子IN1、IN2输入端子VRST1参考信号VFD2浮动扩散信号VGSC电压电平ΔVX、ΔVY、ΔVPD2、ΔVos电压降ΔV1电压增量T1、T2、T3、T4、T5、T6、T7、T8时间点Ta、Tb、Tc、Td时间差210、220、230、410、420、430阶段【具体实施方式】图1为依据本专利技术一实施例的像素电路100的示意图，其中像素电路100可包含一光电二极管(photodiode)PD1、复数个晶体管M11、M21、M31以及MS。在本实施例中，晶体管M11、M21以及M31可视为多个开关电路，其中控制信号TX1、RST1及SEL1分别施加于晶体管M11、M21以及M31的栅极端子以控制这些开关电路。此外，晶体管MS可为源极随耦器的一输入设备以进行一读出运作。晶体管M11耦接于光电二极管PD1与一浮动扩散节点(floatingdiffusion,FD)FD1之间，晶体管M21耦接于浮动扩散节点FD1与一供应电压端子VDD之间。晶体管MS的栅极端子以及漏极端子分别耦接至浮动扩散节点FD1以及供应电压端子VDD，而晶体管M31耦接于晶体管MS的源极端子与一输出端子POUT之间。请注意，一电流源装置诸如晶体管MB1(通过一偏压信号VB1来控制)耦接于输出端子POUT以提供一偏压电流给像素电路100的所述的源极随耦器(例如晶体管MS)，但本专利技术不限于此。在本实施例中，输出端子POUT另耦接至一比较电路120(例如一比较器电路)的输入端子IN1，并且比较电路120可依据施加于输入端子IN1的输出信号VL以及施加于比较电路的输入端子IN2的斜坡(ramp)信号VR1来产生一输出信号DOUT1。例如，当斜坡信号VR1大于输出信号VL时，输出信号DOUT1可为高(例如一逻辑高信号)，而当斜坡信号VR1小于输出信号VL时，输出信号DOUT1可为低(例如一逻辑低信号)；又例如，当斜坡信号VR1大于输出信号VL时，输出信号DOUT1可为低(例如一逻辑低信号)，而当斜坡信号VR1小于输出信号VL时，输出信号DOUT1可为高(例如一逻辑高信号)；但本专利技术不限于此。请连同图1参考图2，其中图2为依据本专利技术一实施例的图1所示的控制信号{TX1,RST1,SEL1}、输出信号VL以及斜坡信号VR1的示意图。请注意，控制信号{TX1,RST1,SEL1}在图2中被绘示为逻辑信号，但本专利技术不限于此。在阶段210的期间，控制信号RST1及TX1为高且控制信号SEL1为低，光电二极管PD1以及浮动扩散节点FD1可通过供应电压端子VDD重设，并且在控制信号RST1及TX1转为低，光电二极管PD1可开始因应入射光来累积电荷以产生一光电二极管信号VPD1。当控制信号SEL1从低转为高，所述的源极随耦器(例如晶体管MS)可被启用，并且像素电路100可开始进行读出运作。在阶段220的期间，当控制信号RST1及SEL1为高且控制信号TX1为低，参考信号VRST1可被传送至浮动扩散节点FD1并接着被读出至输出端子POUT1，例如，输出信号VL的电压电平在阶段220的期间可代表参考信号VRST1，但本专利技术不限于此。请注意，在控制信号RST1转为低时，输出信号VL可能因为非理想的开关电路(诸如晶体管M21)而具有一电压降ΔVX，但本专利技术不限于此。在控制信号RST1转为低以后，斜坡信号VR1的电压电平会在一时间点T1时开始以一特定斜率递减，其中斜坡信号VR1的电压电平会在一时间点T2变得低于输出信号VL的电压电平，而时间点T2相对于一参考时间点诸如时间点T1的相对时间信息(例如，时间点T1及T2之间的一时间差Ta)可指出参考信号VRST1所载有(carry)的侦测信息。在阶段230的期间，当控制信号TX1及SEL1为高且控制信号RST1为低，光电二极管信号VPD1可被传送至浮动扩散节点FD1并接着被读出至输出端子POUT1(如电压降ΔVY所示)，例如，输出信号VL的电压电平在阶段230的期间可代表光电二极管信号VPD1，但本专利技术不限于此。与斜坡信号VR1在阶段220的期间的相关操作类似，时间点T4相对于一参考时间点诸如时间点T3的相对时间信息(例如，时间点T3及T4之间本文档来自技高网...

【技术保护点】
1.一种像素电路，包含：/n一光电二极管，用来因应入射光来累积电荷以产生一光电二极管信号；/n一比较电路，用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号；/n一电容器，耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，其中一斜坡信号在所述的读出阶段的期间被施加于所述的控制电压端子，以在一特定时间点产生所述的输出信号的一电压转变；/n一第一开关电路，耦接于所述的光电二极管与所述的特定节点之间；/n一第二开关电路，耦接于所述的特定节点与所述的像素电路之一输出端子之间；以及/n一第三开关电路，耦接于所述的输出端子与所述的比较电路之间。/n

【技术特征摘要】
20190118 US 16/252,5451.一种像素电路，包含：
一光电二极管，用来因应入射光来累积电荷以产生一光电二极管信号；
一比较电路，用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号；
一电容器，耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，其中一斜坡信号在所述的读出阶段的期间被施加于所述的控制电压端子，以在一特定时间点产生所述的输出信号的一电压转变；
一第一开关电路，耦接于所述的光电二极管与所述的特定节点之间；
一第二开关电路，耦接于所述的特定节点与所述的像素电路之一输出端子之间；以及
一第三开关电路，耦接于所述的输出端子与所述的比较电路之间。


2.根据权利要求1所述的像素电路，其中所述的特定时间点相对于一参考时间点的相对时间信息指出所述的光电二极管信号或一参考信号所载有的侦测信息。


3.根据权利要求1所述的像素电路，其中所述的第一开关电路、所述的第二开关电路以及所...

【专利技术属性】
技术研发人员：欧翰硕，
申请(专利权)人：恒景科技股份有限公司，
类型：发明
国别省市：中国台湾;71