一种具有时钟同步功能的片上网络路由器结构制造技术

本发明专利技术公开了一种具有时钟同步功能的片上网络路由器结构，通过东南西北和本地输入结构，虚通道控制单元负责检测虚通道的状态进行微片的读写，路由译码单元根据微片信息给出微片下一跳的传输方向。输入微片在这里进行缓存。仲裁器对收到的微片传输请求进行仲裁。所述时钟同步状态机执行主从时钟节点的同步协议。相位测量单元采用延迟链法测量本地时钟和参考时钟的相位差。时钟周期计算单元负责计算主从时钟偏差。时钟计数调整单元对本地时钟CLK进行计数，当收到时钟偏差校正值时更新计数值。所述交换开关将五个方向的微片根据路由译码单元的结果传输给下一跳路由器。以此达到具有时钟同步功能，同步协议简单，资源开销小，同步精度高的目的。

【技术实现步骤摘要】
一种具有时钟同步功能的片上网络路由器结构
本专利技术涉及片上网络
，尤其涉及一种具有时钟同步功能的片上网络路由器结构。
技术介绍
随着集成电路的发展，片上通信任务越来越成为制约传统片上系统的瓶颈。片上网络从体系结构上彻底解决了片上系统共享总线架构在大量并发片上通信需求时面临的功耗、时延等问题。片上网络是提供高效和可扩展的芯片通信基础技术，具有高集成度、低功耗、低成本和小体积的特点。片上网络在高速数据采集中都面临着数据传输的实时性和高精度的同步需求，基于分组报文交换的片上网络如何保持时间敏感型数据在网络中的同步性，是目前研究人员关注的重中之重。目前在高精度大范围时钟同步中应用最广泛的是WhiteRabbit(WR)技术。其设计的初衷是实现亚纳秒的分布式时钟同步和具有确定延时的数据传输，以应用于测量的同步控制领域。但是这种设计是应用宏观大范围时钟同步的场合，具有时钟同步精度高的特点，同时也需要大量的软硬件支持，和复杂的协议栈与时钟同步算法。现有片上网络路由器在进行同步过程中采用时间戳的方式，同步精度只能达到单周期，且同步过程复杂，资源开销大，这就给资源敏感的片上网络设计带来了挑战。因此需要一种支持时钟同步功能，同时具有资源开销小，同步精度高的片上网络路由器设计。
技术实现思路
本专利技术的目的在于提供一种具有时钟同步功能，同步协议简单，资源开销小同步精度高的时钟同步功能的片上网络路由器结构。为实现上述目的，本专利技术采用的一种具有时钟同步功能的片上网络路由器结构，所述具有时钟同步功能的片上网络路由器结构为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元、路由译码单元、输入虚通道单元和仲裁器依次电性连接组成；所述虚通道控制单元，用于负责检测虚通道的状态进行微片的读写，获得微片信息；所述路由译码单元，根据微片信息给出微片下一跳的传输方向，并将此信息传输至所述输入虚通道单元；所述输入虚通道单元，用于对输入微片的传输方向请求信息进行缓存；所述仲裁器，针对接收到的微片传输请求进行仲裁；所述本地方向的输入结构还包括时钟同步控制器，所述时钟同步控制器与所述虚通道控制单元电性连接，用于生成同步微片以及同步报文；所述交换开关，用于将五个方向的微片根据所述路由译码单元的结果传输给下一跳路由器。其中，每个路由器均有两个时钟输入，即本地时钟和参考时钟，其中参考时钟来自相邻路由器的本地时钟。其中，所述时钟同步控制器包括时钟同步状态机、时钟周期计算单元、相位测量单元和时钟计数调整单元，所述时钟周期计算单元、相位测量单元和时钟计数调整单元分别与所述时钟同步状态机电性连接；所述时钟同步状态机，用于执行主从时钟节点的同步协议；所述相位测量单元，根据主从时钟节点同步协议，采用延迟链法测量本地时钟和参考时钟的相位差；所述时钟周期计算单元，根据相位差值，计算主从时钟偏差，得到主从时钟偏差值；所述时钟计数调整单元，用于对本地时钟CLK进行计数，待收到时钟偏差校正值时更新计数值。其中，其中一个路由器作为主时钟路由器，向相邻的路由节点广播SYN同步报文，SYN报文内发出时刻记为T1；从时钟路由器收到SYN报文记下接收时刻的时间值，时钟计数器值和主从时钟相位差值，记为T2p；从时钟发出报文给主时钟，发送时从时钟记下发送时间为T3；主时钟路由器收到报文记下接收时间T4p。其中，所述主从时钟差值为：其中，所述主从时钟粗时差调整值为：其中，所述主从时钟细时差调整值为：本专利技术的有益效果体现在：通过东南西北四个方向的输入结构，由虚通道控制单元、路由译码单元、输入虚通道单元、和仲裁器组成。虚通道控制单元负责检测虚通道的状态进行微片的读写，路由译码单元根据微片信息给出微片下一跳的传输方向。输入微片在这里进行缓存。仲裁器对收到的微片传输请求进行仲裁。所述本地方向的输入结构由时钟同步状态机、时钟周期计数器、相位测量单元、时钟计数调整单元、路由译码单元、仲裁器、虚通道控制单元和输入虚通道单元组成。其中路由译码单元、仲裁器、虚通道控制单元和虚通道与东南西北方向的结构完全相同，时钟同步状态机执行主从时钟节点的同步协议。相位测量单元采用延迟链法测量本地时钟和参考时钟的相位差。时钟周期计算单元负责计算主从时钟偏差。时钟计数调整单元对本地时钟CLK进行计数，当收到时钟偏差校正值时更新计数值。并且所述交换开关将五个方向的微片根据路由译码单元的结果传输给下一跳路由器。以此形成具有时钟同步功能，同步协议简单，资源开销小同步精度高的时钟同步功能的片上网络路由器结构。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的时钟同步路由器原理图。图2是本专利技术的时钟同步片上网络原理图。图3是本专利技术的时钟同步路由器同步原理图。图4是本专利技术的数据包及报文类型图。图5本专利技术的时钟同步控制器结构图。100-具有时钟同步功能的片上网络路由器结构、10-交换开关、21-虚通道控制单元、22-路由译码单元、23-输入虚通道单元、24-仲裁器、31-时钟同步控制器、311-时钟同步状态机、312-时钟周期计算单元、313-相位测量单元、314-时钟计数调整单元。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。本专利技术提供了一种具有时钟同步功能的片上网络路由器结构100，所述具有时钟同步功能的片上网络路由器结构100为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关10以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元21、路由译码本文档来自技高网...

【技术保护点】
1.一种具有时钟同步功能的片上网络路由器结构，其特征在于，/n所述具有时钟同步功能的片上网络路由器结构为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元、路由译码单元、输入虚通道单元和仲裁器依次电性连接组成；/n所述虚通道控制单元，用于负责检测虚通道的状态进行微片的读写，获得微片信息；/n所述路由译码单元，根据微片信息给出微片下一跳的传输方向，并将此信息传输至所述输入虚通道单元；/n所述输入虚通道单元，用于对输入微片的传输方向请求信息进行缓存；/n所述仲裁器，针对接收到的微片传输请求进行仲裁；/n所述本地方向的输入结构还包括时钟同步控制器，所述时钟同步控制器与所述虚通道控制单元电性连接，用于生成同步微片以及同步报文；/n所述交换开关，用于将五个方向的微片根据所述路由译码单元的结果传输给下一跳路由器。/n

【技术特征摘要】
1.一种具有时钟同步功能的片上网络路由器结构，其特征在于，
所述具有时钟同步功能的片上网络路由器结构为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元、路由译码单元、输入虚通道单元和仲裁器依次电性连接组成；
所述虚通道控制单元，用于负责检测虚通道的状态进行微片的读写，获得微片信息；
所述路由译码单元，根据微片信息给出微片下一跳的传输方向，并将此信息传输至所述输入虚通道单元；
所述输入虚通道单元，用于对输入微片的传输方向请求信息进行缓存；
所述仲裁器，针对接收到的微片传输请求进行仲裁；
所述本地方向的输入结构还包括时钟同步控制器，所述时钟同步控制器与所述虚通道控制单元电性连接，用于生成同步微片以及同步报文；
所述交换开关，用于将五个方向的微片根据所述路由译码单元的结果传输给下一跳路由器。


2.如权利要求1所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
每个路由器均有两个时钟输入，即本地时钟和参考时钟，其中参考时钟来自相邻路由器的本地时钟。


3.如权利要求2所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
所述时钟同步控制器包括时钟同步状态机、时钟周期计算单元、相...

【专利技术属性】
技术研发人员：许川佩，王营，廖加锋，范兴茂，汪杰君，张活，陈涛，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45