光掩模、半导体器件与光掩模的设计方法技术

本发明专利技术提供一种光掩模、半导体器件与光掩模的设计方法。光掩模包括主图形区域和多个对位标记。主图形区域具有至少一种图形阵列。多个对位标记中的每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。

【技术实现步骤摘要】
光掩模、半导体器件与光掩模的设计方法
本专利技术主要涉及半导体领域，尤其涉及一种光掩模、半导体器件与光掩模的设计方法。
技术介绍
在用于半导体制造的光掩模的制作过程中，为了监测光掩模制作过程中光掩模上的图形和设计版图之间的位置偏差，通常需要在光掩模上另外增加一些规则的图形，作为对位标记(RegistrationMark)来实现这一功能。举例来说，目前在用于3DNAND存储器的光掩模上，通常是在曝光区域(shot)的四个角以及每个裸芯(Die)的四个角上同时放置“十”或者“L”形图形，作为对位标记。当对位标记完成刻蚀后，掩模台(MaskShop)通过测量机台得到已经制作好的光掩模上此类图形的中心坐标，然后将其和设计者提供的掩模版图上的理论坐标进行对比计算，即可得到光掩模制作过程中的图形偏差。
技术实现思路
本专利技术要解决的技术问题是提供一种光掩模，通过对对位标记的改进，以减少芯片制造过程中晶圆的缺陷风险，并控制光掩模制作和产品质量监测的成本。为解决上述技术问题，本专利技术提供了一种光掩模，包括主图形区域和多个本文档来自技高网...

【技术保护点】
1.一种光掩模，包括：/n主图形区域，具有至少一种图形阵列；以及/n多个对位标记，每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。/n

【技术特征摘要】
1.一种光掩模，包括：
主图形区域，具有至少一种图形阵列；以及
多个对位标记，每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。


2.如权利要求1所述的光掩模，其特征在于，所述图形阵列包括在一维或二维方向周期重复的单元图形。


3.如权利要求1或2所述的光掩模，其特征在于，所述图形阵列是孔阵列或线阵列。


4.如权利要求1所述的光掩模，其特征在于，每一对位标记包括多个不同种图形阵列或多个同种图形阵列，且各个图形阵列在对位标记的边缘处对齐。


5.如权利要求1所述的光掩模，其特征在于，所述多个对位标记中，至少部分对位标记之间包括的图形阵列不同。


6.如权利要求1所述的光掩模，其特征在于，每一对位标记的图形阵列中的单元图形与主图形区域的图形阵列中的单元图形之间的尺寸差异在20％以内。


7.如权利要求1所述的光掩模，其特征在于，每一对位标记的图形阵列组成十字型或L型轮廓。


8.如权利要求1所述的光掩模，其特征在于，所述多个对位标记位于所述光掩模的四角和/或裸芯区域的四角。


9.一种半导体器件，包括至少一半导体层，所述半导体层包括：
主图形区域，具有至少一种图形阵列；以及
多个对位标记，每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。

【专利技术属性】
技术研发人员：张豆豆，邱瑾玉，耿玉慧，宋之洋，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42