光掩膜以及光刻光学式叠对标记测量方法技术

本发明专利技术提供一种光掩膜及光刻光学式叠对标记测量方法，用于测量芯片制造过程中不同层之间的叠对偏移量，所述光掩膜包括：斜向单元掩膜图案和斜向叠对掩膜标记，所述斜向单元掩膜图案和所述斜向叠对掩膜标记具有相同的斜向方向。采用所述光掩膜将所述斜向单元掩膜图案和所述斜向叠对掩膜标记刻录到半导体衬底上，在所述半导体衬底上形成斜向单元图案和斜向叠对标记。采用光学方法量测所述半导体衬底上当前层的所述斜向叠对标记相对于先前层的所述斜向叠对标记的叠对偏移量；以及根据所述叠对偏移量将所述当前层与所述先前层对准。根据本发明专利技术的光掩膜及光刻光学式叠对标记测量方法，能够对应测量半导体衬底中斜向单元图案的叠对偏移量。

【技术实现步骤摘要】
光掩膜以及光刻光学式叠对标记测量方法
本专利技术涉及集成电路制造
，特别是涉及光掩膜以及光刻光学式叠对标记测量方法。
技术介绍
在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而发展。光刻是将光掩膜(mask)上图形形式的电路结构通过对准、曝光、显影等步骤转印到涂有光刻胶的硅片表面的工艺过程，光刻工艺会在硅片表面形成一层光刻胶掩蔽图形，其后续工艺是刻蚀或离子注入。标准的CMOS工艺中，需要数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。光刻的叠对(Overlay)是用以测量一个光刻图案置于硅片时，与先前已定义过的图案之间的对准精度。由于集成电路是由很多层电路重叠组成的，因此必须保证每一层与前面或者后面的层的对准精度，如果对准精度超出要求范围，则可能造成整个电路不能完成设计工作。因此在每一层的制造过程中，要对其与先前层的对准精度进行测量。一般常用的一种叠对量测图型(Mark)为光学式IBO(ImageBasedOverlay)，如光栅式图型(有时被称为AIM，AdvancedIma本文档来自技高网...

【技术保护点】
1.一种光掩膜，所述光掩膜呈矩形，其特征在于，包括：/n斜向单元掩膜图案，位于所述光掩膜上，与所述光掩膜的任意一边均不平行；/n斜向叠对掩膜标记，位于所述光掩膜上，与所述光掩膜的任意一边均不平行。/n

【技术特征摘要】
1.一种光掩膜，所述光掩膜呈矩形，其特征在于，包括：
斜向单元掩膜图案，位于所述光掩膜上，与所述光掩膜的任意一边均不平行；
斜向叠对掩膜标记，位于所述光掩膜上，与所述光掩膜的任意一边均不平行。


2.根据权利要求1所述的光掩膜，其特征在于，
所述斜向单元掩膜图案与所述斜向叠对掩膜标记平行。


3.根据权利要求1所述的光掩膜，其特征在于，
所述光掩膜呈正方形。


4.根据权利要求1～3中任意一项所述的光掩膜，其特征在于，
所述光掩膜包括多个所述斜向单元掩膜图案以及多个所述斜向叠对掩膜标记。


5.根据权利要求4所述的光掩膜，其特征在于，
所述多个斜向单元掩膜图案的数量与所述多个斜向叠对掩膜标记的数量相等，并且所述多个斜向单元掩膜图案与所述多个斜向叠对掩膜标记呈一对一平行关系。


6.一种光刻光学式叠对标记测量方法，其特征在于，具有下述步骤：
提供半导体衬底，在所述半导体衬底上形成先前层，所述先前层具有斜向叠对标记和单元图案；
采用权利要求1-5中任意一项所述的光掩膜，在所述半导体衬底的当前层形成斜向单元图案和斜向叠对标记；
采用光学量测方法测量所述当前层的所述斜向叠对标记相对于所述先前层的斜向叠对标记的叠对偏移量；以及
根据所述叠对偏移量，将所述当前层的斜向单元图案相对于所述先前层的单元图案进行对准补偿。


7.根据权利要求6所述的光刻光学式叠对标记测量方法，其特征在于，所述先前层的单元图案包括斜向单元图案。


8.根据权利要求6所述的...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34