一种高速探针卡测试方法及测试系统技术方案

本发明专利技术提供了一种高速探针卡测试方法及测试系统，包括步骤：将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；当测试信号对所述待测高速探针进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板，进行所述待测高速探针卡的测试。本发明专利技术提高测试的效率和准确性，并且避免直接连接传统探针卡内测试头中pitch在60um‑150um之间的探针，不易连接进行测试的问题。

【技术实现步骤摘要】
一种高速探针卡测试方法及测试系统
本专利技术涉及探针卡测试
，尤指一种高速探针卡测试方法及测试系统。
技术介绍
探针卡是一种测试接口，主要对裸芯进行测试，通过连接测试机和芯片，通过传输信号对芯片参数进行测试。探针卡上的高速探针属于微型探针，一般肉眼不可见，pitch一般在60um-150um之间，不便于测试；高速探针卡的电气性能的衡量也一直是业界难题。
技术实现思路
本专利技术的目的是提供一种高速探针卡测试方法及测试系统，可以有效评估高速探针卡高速性能，能有效降低调试成本，实现提升作业效率的效果。本专利技术提供的技术方案如下：本专利技术提供一种高速探针卡测试方法，包括步骤：将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速本文档来自技高网...

【技术保护点】
1.一种高速探针卡测试方法，其特征在于，包括步骤：/n将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；/n当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板；/n所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信...

【技术特征摘要】
1.一种高速探针卡测试方法，其特征在于，包括步骤：
将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；
当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板；
所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。


2.根据权利要求1所述的一种高速探针卡测试方法，其特征在于，在所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前还包括步骤：
确认满足载流能力、高速信号速率要求的高速探针类型以及高速探针的数量。


3.根据权利要求1所述的一种高速探针卡测试方法，其特征在于，还包括步骤：
当测试信号对所述待测高速探针卡进行性能测试时，获取测试数据，对所述测试数据进行解嵌。


4.根据权利要求1～3中任一项所述的一种高速探针卡测试方法，其特征在于，所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前包括步骤：
根据pinmap确定所述母板、所述第一基板组件中的第一基板和所述第二基板组件中的第二基板的损耗，并计算出走线的长度；
根据所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度，设计所述母板、所述第一基板和所述第二基板。


5.一种高速探针卡测试系统，其特征在于，包括：
待测试高速探针...

【专利技术属性】
技术研发人员：梁建，罗雄科，
申请(专利权)人：上海泽丰半导体科技有限公司，
类型：发明
国别省市：上海;31