一种高速探针卡测试方法及测试系统技术方案

本发明专利技术提供了一种高速探针卡测试方法及测试系统，包括步骤：将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；当测试信号对所述待测高速探针进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板，进行所述待测高速探针卡的测试。本发明专利技术提高测试的效率和准确性，并且避免直接连接传统探针卡内测试头中pitch在60um‑150um之间的探针，不易连接进行测试的问题。

【技术实现步骤摘要】
一种高速探针卡测试方法及测试系统
本专利技术涉及探针卡测试
，尤指一种高速探针卡测试方法及测试系统。
技术介绍
探针卡是一种测试接口，主要对裸芯进行测试，通过连接测试机和芯片，通过传输信号对芯片参数进行测试。探针卡上的高速探针属于微型探针，一般肉眼不可见，pitch一般在60um-150um之间，不便于测试；高速探针卡的电气性能的衡量也一直是业界难题。
技术实现思路
本专利技术的目的是提供一种高速探针卡测试方法及测试系统，可以有效评估高速探针卡高速性能，能有效降低调试成本，实现提升作业效率的效果。本专利技术提供的技术方案如下：本专利技术提供一种高速探针卡测试方法，包括步骤：将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。进一步，在所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前还包括步骤：确认满足载流能力、高速信号速率要求的高速探针类型以及高速探针的数量。进一步，当测试信号对所述待测高速探针卡进行性能测试时，获取测试数据，对所述测试数据进行解嵌。进一步，所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前包括步骤：根据pinmap确定所述母板、所述第一基板组件中的第一基板和所述第二基板组件中的第二基板的损耗，并计算出走线的长度；根据所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度，设计所述母板、所述第一基板和所述第二基板。本专利技术提供一种高速探针卡测试系统，其特征在于，包括：待测试高速探针卡，包括依次叠加的母板、第一基板组件、高速探针、第二基板组件；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；测试头，与所述第二基板组件连接；测试设备，通过所述测试头与所述高速探针连接，用于对所述待测高速探针卡进行性能测试。进一步，所述收发模块包括：高频信号传输单元，与所述接口模块连接，用于传输测试信号中交流信号；滤波单元，与所述高频信号传输单元连接，用于阻断传输测试信号中交流信号，并测量直流信号。进一步，高频信号传输单元包括：接收端，与第一接口模块连接，用于接收所述第一接口模块的信号；发送端，与第二接口模块连接，用于发送所述高频信号至所述第二接口模块；电容，连接所述接收端和所述发送端，用于传输所述高频信号。进一步，所述第一基板组件包括：第一基板，位于靠近所述高速探针一侧；第一加厚板，焊接在所述第一基板上，位于靠近所述母板一侧；所述高速探针穿过所述第一基板、第一加厚板与所述母板连接。进一步，所述第二基板组件包括：第二基板，位于靠近所述高速探针一侧；第二加厚板，焊接在所述第二基板上，位于靠近所述测试头一侧；所述高速探针穿过所述第二基板、第二加厚板与所述测试头连接。进一步，还包括：导板，贯穿开设有供所述高速探针穿过的安装孔，便于固定所述高速探针。本专利技术提供的一种高速探针卡测试方法及测试系统，具有以下有益效果：1)根据使用需求，将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；利用pitch基本在0.35-1.0mm的测试头与待测高速探针卡连接，测试高速探针卡的电器性能，避免直接连接传统探针卡内pitch在60um-150um之间的探针，不易连接进行测试的问题。2)本专利技术中所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。因为测试要求的不同，设置两种不同的通道进行测试，增加测试的途径。3)本专利技术中，当测试信号对高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对高速探针卡的性能测试。由于增加了收发模块，多个信号可以进行同种测试，通过这种方式增加了测试的效率。4)结合实际需要测试的芯片pinmap，规划设计布局，优化过孔、焊盘等结构，计算走线的长度，设计基板、母板，根据载流能力和高速信号速率，确定测试头，并通过全链路仿真复核，确认设计的正确性，提高测试的精确度。5)通过回炉焊的方式将基板与加厚板，加厚板与母板进行焊接，且通过解嵌的方式移除测试时所引入的结构及损耗，更进一步的提高了测试数据的准确性。附图说明下面将以明确易懂的方式，结合附图说明优选实施方式，对一种高速探针卡测试方法的上述特性、技术特征、优点及其实现方式予以进一步说明。图1是本专利技术一种高速探针卡测试方法的一个实施例的流程图；图2是本专利技术一种高速探针卡测试方法的另一个实施例的流程图；图3是本专利技术一种高速探针卡测试方法的另一个实施例的流程图；图4是本专利技术一种高速探针卡测试方法的再一个实施例的流程图；图5是本专利技术一种高速探针卡测试方法的再一个实施例的流程图；图6是本专利技术一种高速探针卡测试方法的待测高速探针卡的结构示意图；图7是本专利技术一种高速探针卡测试方法的高速探针的结构示意图；图8是本专利技术一种高速探针卡测试方法的高速探针的结构示意图；图9是本专利技术一种高速探针卡测试方法的高速探针的结构示意图；图10是本专利技术基板和母板损耗测试表；图11是本专利技术基板的结构示意图；图12是本专利技术母板的结构示意图；图13是本专利技术一种高速探针卡测试方法的仿真结果图；图14是本专利技术待测高速探针卡结构示意图；图15是本专利技术一种高速探针卡测试方法使用网分量测的示意图；图16是本专利技术一种高速探针卡测试方法的使用测试头点测待测高速探针卡的示意图；图17是本专利技术一种高速探针卡测试方法的数据图；图18是本专利技术一种高速探针卡测试方法的解嵌后数据图之一；图19是本专利技术一种高速探针卡测试方法的解嵌后数据图之二；图20是本专利技术一种高速探针卡测试方法的解嵌后数据图之三；图21是本专利技术一本文档来自技高网...

【技术保护点】
1.一种高速探针卡测试方法，其特征在于，包括步骤：/n将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；/n当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板；/n所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。/n

【技术特征摘要】
1.一种高速探针卡测试方法，其特征在于，包括步骤：
将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；
当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板；
所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。


2.根据权利要求1所述的一种高速探针卡测试方法，其特征在于，在所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前还包括步骤：
确认满足载流能力、高速信号速率要求的高速探针类型以及高速探针的数量。


3.根据权利要求1所述的一种高速探针卡测试方法，其特征在于，还包括步骤：
当测试信号对所述待测高速探针卡进行性能测试时，获取测试数据，对所述测试数据进行解嵌。


4.根据权利要求1～3中任一项所述的一种高速探针卡测试方法，其特征在于，所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前包括步骤：
根据pinmap确定所述母板、所述第一基板组件中的第一基板和所述第二基板组件中的第二基板的损耗，并计算出走线的长度；
根据所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度，设计所述母板、所述第一基板和所述第二基板。


5.一种高速探针卡测试系统，其特征在于，包括：
待测试高速探针...

【专利技术属性】
技术研发人员：梁建，罗雄科，
申请(专利权)人：上海泽丰半导体科技有限公司，
类型：发明
国别省市：上海;31