器件和存储器制造技术

本公开涉及器件和存储器。一种器件包括至少三个存储器单元。针对每个单元，存在第一掺杂的半导体区域和将该单元耦合至第一区域的开关。第一掺杂的半导体区将第一区域连接在一起。一种存储器可以包括多个器件。例如，单元可以被布置成矩阵，每个器件限定矩阵的一行。

【技术实现步骤摘要】
器件和存储器
本公开大体上涉及电子器件，诸如存储器。
技术介绍
存储器通常包括大致被布置成矩阵的存储器单元。在不可逆地可编程的存储器中，每个单元最初只能编程一次。在唯一的编程之后，该不可逆地可编程的单元不再是可编程的，并且作为只读存储器可访问，因此该存储器变为了死存储器。通常采用具有物理上不可克隆功能的生成器对存储器的数据进行加密，目的是保护存储器以免未授权人员对数据进行访问。期望能够改善针对目的为获得存储在存储器(特别是死存储器)中的数据的攻击的保护。
技术实现思路
本公开大体上涉及电子器件，特别地涉及用于集成电路的电子芯片。典型地，本公开涉及存储器，诸如不可逆地可编程的存储器，并且本公开涉及具有物理上不可克隆功能的生成器。一个实施例解决了已知存储器(例如已知的不可逆地可编程的存储器)的一些或所有缺陷。一个实施例解决了已知的具有物理上不可克隆功能的生成器的一些或所有缺陷。在一个方面，提供了一种器件，其包括：至少三个存储器单元；针对每个单元，第一掺杂的半导体区域和开关，所述开关将所述单元耦合至所述第一掺杂的半导体区域；以及多个第一掺杂的半导体区，将所述第一掺杂的半导体区域连接在一起。根据一个实施例，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于相同的半导体层中。根据一个实施例，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。根据一个实施例，器件还包括将所述第一掺杂的半导体区域连接在一起的导电轨道。根据一个实施例，每个开关包括具有栅极的晶体管，所述晶体管的所述栅极具有共线的伸长的形状，并且彼此分离。根据一个实施例，每个单元包括一个或多个不可逆地可编程的存储器点，每个不可逆地可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极。根据一个实施例，器件包括限定所述存储器点的所述栅极的导电区域。根据一个实施例，每个开关包括晶体管，所述晶体管具有伸长形状的栅极，所述伸长形状的栅极与其他所述晶体管的所述栅极共线，并且其中所述导电区域和所述晶体管的所述栅极具有相同的伸长方向。在另一方面，提供了一种存储器，其包括：多个存储器单元，被布置成行和列的矩阵，每个行包括至少三个存储器单元；多个第一掺杂的半导体区域，每个第一掺杂的半导体区域与相应的存储器单元相关联；多个开关，每个开关将相关联的第一掺杂的半导体区域与相应的所述存储器单元耦合；以及每个行中的多个第一掺杂的半导体区，所述第一掺杂的半导体区连接该行的所述第一掺杂的半导体区域。根据一个实施例，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。根据一个实施例，两个相邻的行关于轴线对称地布置。根据一个实施例，每个单元包括可编程的存储器点，所述可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极，并且其中每个行包括限定所述存储器点的所述栅极的导电区域。根据一个实施例，所述两个相邻的行的所述导电区域由共用导电区域限定。根据一个实施例，分别位于所述两个相邻的行中并且位于所述矩阵的相同列中的两个存储器点的第二半导体区交替地接触被布置在具有所述共用导电区域的垂直对准的两侧的半导体区域。在另一方面，提供了一种存储器，其包括：多个存储器单元，被布置成行和列的矩阵，每个行包括至少三个存储器单元，其中每个存储器单元包括不可逆地可编程的存储器点；多个第一掺杂的半导体区域，每个第一掺杂的半导体区域与相应的存储器单元相关联；多个开关，每个开关将相关联的第一掺杂的半导体区域与相应的所述存储器单元耦合，其中每个开关包括具有栅极的晶体管，每个行的所述晶体管的所述栅极具有共线的伸长形状，并且彼此分离；多个第一导电轨道，每个第一导电轨道连接相应行的所述第一掺杂的半导体区域；多个第二导电轨道，每个第二导电轨道连接相应列的所述晶体管的所述栅极；以及每个行中的多个第一掺杂的半导体区，每个第一掺杂的半导体区连接相应行的所述第一掺杂的半导体区域。根据一个实施例，存储器包括：被配置为选择所述单元之一并且使选择的所述单元被编程的电路。根据一个实施例，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。根据一个实施例，每个不可逆地可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极，所述存储器点的所述栅极由导电区域限定。根据一个实施例，针对每一行，所述导电区域和所述晶体管的所述栅极具有相同的伸长方向。根据一个实施例，两个相邻的行关于轴线对称地布置。根据一个方面，一个实施例提供了包括至少三个存储器单元的器件。针对每个单元，存在第一掺杂的半导体区域和将该单元耦合至第一区域的开关。第一掺杂的半导体区将第一区域连接在一起。根据一个实施例，第一区和第一区域位于相同的半导体层中，优选地，该半导体层覆盖绝缘层。根据一个实施例，器件还包括将第一区域连接在一起的导电轨道。根据一个实施例，每个开关包括具有栅极的晶体管，栅极是间断的，并且具有共线的伸长形状。根据一个实施例，每个单元包括一个或多个不可逆地可编程的存储器点，每个存储器点包括第二半导体区和位于该第二区上的栅极。根据一个实施例，器件包括导电区域，该导电区域限定存储器点的栅极。根据一个实施例，导电区域和晶体管的栅极具有相同的伸长方向。另一实施例提供包括如上面所限定的器件的存储器。根据一个实施例，单元被布置成矩阵，每个器件限定矩阵的行。根据一个实施例，两个相邻的行关于轴线对称地布置。根据一个实施例，两个相邻的行的导电区域构成共用导电区域。根据一个实施例，分别位于两个相邻的行中并且位于矩阵的相同列中的两个存储器点的第二区交替地接触布置在具有共用导电区域的垂直对准的两侧的第二半导体区域和第三半导体区域。根据一个实施例，存储器包括将矩阵的列的晶体管的栅极连接在一起的导电轨道。根据一个实施例，存储器包括选择电路，选择电路用于选择单元之一，并用于对所选单元进行编程。根据另一方面，一个实施例提供一种器件，该器件包括第一和第二不可逆地可编程的存储器点的并联与第一开关的串联。根据一个实施例，该器件包括用于暂时地施加用于对存储器点进行编程的电压的两个节点，两个节点通过串联耦合。根据一个实施例，在所述并联与第一开关之间的连接节点包括连接存储器点的第一掺杂的半导体区域。根据一个实施例，第一开关被连接至第一区域的中心部分。根据一个实施例，连接节点还包括将第一开关连接至第一存储器点的第二掺杂的半导体区域。根据一个实施例，该器件还包括连接至第二存储器点的第三掺杂的半导体区域、以及连接至该第三区域的第二开关。根据一个实施例，该器件包括连接至第一区域的中心部分的附加开关。根据一个实施例，每个存储器点包括半导体区和位于该半导体区上的栅极。根据一个实施例，该器件包括限定本文档来自技高网...

【技术保护点】
1.一种器件，其特征在于，包括：/n至少三个存储器单元；/n针对每个单元，第一掺杂的半导体区域和开关，所述开关将所述单元耦合至所述第一掺杂的半导体区域；以及/n多个第一掺杂的半导体区，将所述第一掺杂的半导体区域连接在一起。/n

【技术特征摘要】
20181221 FR 18738301.一种器件，其特征在于，包括：
至少三个存储器单元；
针对每个单元，第一掺杂的半导体区域和开关，所述开关将所述单元耦合至所述第一掺杂的半导体区域；以及
多个第一掺杂的半导体区，将所述第一掺杂的半导体区域连接在一起。


2.根据权利要求1所述的器件，其特征在于，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于相同的半导体层中。


3.根据权利要求1所述的器件，其特征在于，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。


4.根据权利要求1所述的器件，其特征在于，还包括将所述第一掺杂的半导体区域连接在一起的导电轨道。


5.根据权利要求1所述的器件，其特征在于，每个开关包括具有栅极的晶体管，所述晶体管的所述栅极具有共线的伸长的形状，并且彼此分离。


6.根据权利要求1所述的器件，其特征在于，每个单元包括一个或多个不可逆地可编程的存储器点，每个不可逆地可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极。


7.根据权利要求6所述的器件，其特征在于，包括限定所述存储器点的所述栅极的导电区域。


8.根据权利要求7所述的器件，其特征在于，每个开关包括晶体管，所述晶体管具有伸长形状的栅极，所述伸长形状的栅极与其他所述晶体管的所述栅极共线，并且其中所述导电区域和所述晶体管的所述栅极具有相同的伸长方向。


9.一种存储器，其特征在于，包括：
多个存储器单元，被布置成行和列的矩阵，每个行包括至少三个存储器单元；
多个第一掺杂的半导体区域，每个第一掺杂的半导体区域与相应的存储器单元相关联；
多个开关，每个开关将相关联的第一掺杂的半导体区域与相应的所述存储器单元耦合；以及
每个行中的多个第一掺杂的半导体区，所述第一掺杂的半导体区连接该行的所述第一掺杂的半导体区域。


10.根据权利要求9所述的存储器，其特征在于，所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。


11.根据权利要求9所述的存储器，其特征在于，两个相...

【专利技术属性】
技术研发人员：S·德努尔梅，P·康德利耶，
申请(专利权)人：意法半导体有限公司，
类型：新型
国别省市：法国;FR