沟槽隔离结构的制作方法、半导体器件技术

本发明专利技术提供一种沟槽隔离结构的制作方法以及一种半导体器件。所述制作方法对于基片上较窄的一类沟槽和较宽的二类沟槽，先用牺牲层覆盖在预处理基片的上表面以及一类沟槽上并露出二类沟槽，在形成第一填充介质并进行第一平坦化工艺时，利用牺牲层作为终止层去掉牺牲层上的第一填充介质，然后去除牺牲层，在形成第二填充介质时，由于保留在二类沟槽内的第一填充介质抬高了二类沟槽的底表面，所述第二填充介质位于二类沟槽区域的上表面高于其位于一类沟槽区域的上表面，在执行第二平坦化工艺时，二类沟槽区域的研磨量较一类沟槽区域大，可以改善现有沟槽隔离结构的凹陷(dishing)问题，从而有助于提高沟槽隔离结构的表面平整度。

【技术实现步骤摘要】
沟槽隔离结构的制作方法、半导体器件
本专利技术涉及半导体
，尤其涉及一种沟槽隔离结构的制作方法以及一种半导体器件。
技术介绍
在集成电路制造中，对于在基底上制作的各个独立器件例如不同的存储单元、不同的晶体管之间的隔离，多采用形成STI(ShallowTrenchIsolation，浅沟槽隔离)的方法。一种常用的制作STI的方法包括以下过程：先在基底上形成垫氧化层和氮化硅层；然后在选定区域依次刻蚀氮化硅层、垫氧化层以及基底从而形成隔离沟槽；接着在基底上沉积隔离介质并进行CMP(ChemicalMechanicalPolishing，化学机械研磨)，使得填充在隔离沟槽中的隔离介质和氮化硅层基本齐平。在上述STI的制作过程中，为了填满隔离沟槽并留出CMP处理的窗口，在CMP之前，沉积在基底上的隔离介质较厚，且隔离介质常常是起伏不平的，相对来讲，对于同一基底，在隔离沟槽较窄而氮化硅(作为研磨阻挡材料)分布较密集的区域，高于氮化硅层的隔离介质较厚，而在隔离沟槽较宽而氮化硅分布较稀疏的区域，高于氮化硅层的隔离介质较薄。为了达到使填充在隔离沟槽本文档来自技高网...

【技术保护点】
1.一种沟槽隔离结构的制作方法，其特征在于，包括：/n提供一预处理基片，所述预处理基片具有一类沟槽和二类沟槽，所述一类沟槽的宽度小于所述二类沟槽的宽度；/n形成牺牲层在所述预处理基片上，所述牺牲层连续覆盖所述预处理基片的上表面、所述一类沟槽上方以及所述二类沟槽的内表面；/n去除位于所述二类沟槽内的所述牺牲层；/n形成第一填充介质在所述预处理基片上，所述第一填充介质覆盖在剩余的所述牺牲层的上表面，并填充所述二类沟槽；/n执行第一平坦化工艺，去除位于剩余的所述牺牲层上的第一填充介质；/n去除剩余的所述牺牲层；/n形成第二填充介质在所述预处理基片上，所述第二填充介质填满所述一类沟槽和所述二类沟槽并覆...

【技术特征摘要】
1.一种沟槽隔离结构的制作方法，其特征在于，包括：
提供一预处理基片，所述预处理基片具有一类沟槽和二类沟槽，所述一类沟槽的宽度小于所述二类沟槽的宽度；
形成牺牲层在所述预处理基片上，所述牺牲层连续覆盖所述预处理基片的上表面、所述一类沟槽上方以及所述二类沟槽的内表面；
去除位于所述二类沟槽内的所述牺牲层；
形成第一填充介质在所述预处理基片上，所述第一填充介质覆盖在剩余的所述牺牲层的上表面，并填充所述二类沟槽；
执行第一平坦化工艺，去除位于剩余的所述牺牲层上的第一填充介质；
去除剩余的所述牺牲层；
形成第二填充介质在所述预处理基片上，所述第二填充介质填满所述一类沟槽和所述二类沟槽并覆盖在所述预处理基片上表面，所述第二填充介质位于所述二类沟槽区域的上表面高于其位于所述一类沟槽区域的上表面；以及
执行第二平坦化工艺，去除高于所述预处理基片上表面的第二填充介质。


2.如权利要求1所述的制作方法，其特征在于，所述牺牲层为光敏材料。


3.如权利要求2所述的制作方法，其特征在于，去除位于所述二类沟槽内的所述牺牲层的步骤包括：
对所述光敏材料进行局部...

【专利技术属性】
技术研发人员：陈笋弘，李建财，
申请(专利权)人：合肥晶合集成电路有限公司，
类型：发明
国别省市：安徽;34