【技术实现步骤摘要】
【国外来华专利技术】用于在存储器装置的信号质量操作中节省功率的系统及方法相关申请案的交叉参考本申请案是主张2018年2月17日申请的标题为“用于在存储器装置的信号质量操作中节省功率的系统及方法(SystemsandMethodsforConservingPowerinSignalQualityOperationsforMemoryDevices)”的第62/631,755号美国临时专利申请案的优先权的非临时申请案，所述案以引用方式并入本文中。
本专利技术的实施例大体上涉及半导体装置领域。更具体来说，本专利技术的实施例涉及提高由存储器装置接收的输出信号的质量。
技术介绍
半导体装置，例如微型计算机、存储器、门阵列等等，可接收待写入到存储器单元中或从存储器单元读取的数据。当半导体装置正在产生数据时，半导体装置可最初在输出缓冲器中驱动数据(例如，低电压或高电压)。为了确保由对应存储器组件准确地读取或写入输出缓冲器处产生的数据，输出缓冲器应产生具有某一摆率的电压信号，所述摆率可被定义为每单位时间的电压变化(例如，V/s)。可基于与存储器...
【技术保护点】
1.一种半导体装置，其包括：/n多个存储器组；/n输出缓冲器，其经配置以耦合到所述多个存储器组，其中所述输出缓冲器经配置以产生表示待从所述多个存储器组中的至少一者读取的数据的数据电压信号；/n驱动器电路，其包括脉冲生成器及经配置以将所述输出缓冲器耦合到接地的下拉开关，其中所述下拉开关经配置以将所述数据电压信号提供到所述输出缓冲器；及/n测试模式电路，其经配置以：/n确定所述数据电压信号是可接受还是不可接受；且/n如果所述数据电压信号不可接受，那么将启用信号发送到所述脉冲生成器，其中所述启用信号经配置以致使所述脉冲生成器进行操作。/n
【技术特征摘要】
【国外来华专利技术】20180217 US 62/631,755;20180319 US 15/924,8571.一种半导体装置，其包括：
多个存储器组；
输出缓冲器，其经配置以耦合到所述多个存储器组，其中所述输出缓冲器经配置以产生表示待从所述多个存储器组中的至少一者读取的数据的数据电压信号；
驱动器电路，其包括脉冲生成器及经配置以将所述输出缓冲器耦合到接地的下拉开关，其中所述下拉开关经配置以将所述数据电压信号提供到所述输出缓冲器；及
测试模式电路，其经配置以：
确定所述数据电压信号是可接受还是不可接受；且
如果所述数据电压信号不可接受，那么将启用信号发送到所述脉冲生成器，其中所述启用信号经配置以致使所述脉冲生成器进行操作。
2.根据权利要求1所述的半导体装置，其中所述测试模式电路经配置以基于所述数据电压信号是否在一定时间量内达到低电压值来确定所述数据电压信号是否可接受。
3.根据权利要求2所述的半导体装置，其中所述时间量对应于所述半导体装置的内部时钟的半个循环。
4.根据权利要求1所述的半导体装置，其中所述脉冲生成器经配置以生成脉冲信号，所述脉冲信号经配置以致使所述下拉开关在一定时间段内闭合。
5.根据权利要求1所述的半导体装置，其中所述测试模式电路经配置以：
响应于确定所述数据电压信号可接受而确定所述半导体装置的内部时钟是否在指定值下进行操作；且
响应于所述内部时钟在所述指定值下进行操作而在不使用所述脉冲生成器的情况下操作所述半导体装置。
6.根据权利要求1所述的半导体装置，其中所述测试模式电路经配置以基于与所述数据电压信号相关联的数据眼图来确定所述数据电压信号是否可接受。
7.根据权利要求1所述的半导体装置，其中所述脉冲生成器经配置以经由多路复用器接收所述数据。
8.一种驱动器电路，其经配置以：
接收待经由表示待从耦合到存储器装置的输出缓冲器的多个存储器组读取的数据的数据电压信号将逻辑0提供到所述输出缓冲器的第一指示；
接收其中待基于所述第一指示来闭合经配置以将所述输出缓冲器耦合到接地的第一下拉开关的时间的第二指示；且
在脉冲生成器已接收到经配置以致使所述脉冲生成器进行操作的启用信号之后使用所述脉冲生成器来生成脉冲信号，其中所述脉冲信号经配置以基于所述第二指示来致使第二下拉开关与所述第一下拉开关同步闭合，其中所述第二下拉开关经配置以将所述输出缓冲器耦合到所述接地。
9.根据权利要求8所述的驱动器电路，其中所述脉冲信号包括基于与所述输出缓冲器相关联的阻抗值、与所述输出缓冲器相关联的上电压极限、与所述输出缓冲器相关联的下电压极限、与所述输出缓冲器相关联的摆率或其任...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。