【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2018年12月27日提交的申请号为10-2018-0171067的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的实施例涉及与分频时钟信号同步地操作的半导体器件。
技术介绍
通常，诸如动态随机存取存储器(DRAM)器件之类的半导体器件可以包括通过地址而选择的多个具有单元阵列的存储体组。每个存储体组可以包括多个存储体。半导体器件可以选择多个存储体组中的任何一个，并且执行用于经由输入/输出(I/O)线来输出所选存储体组中所包括的单元阵列中储存的数据的列操作。此外，半导体器件可以与由外部设备提供的时钟信号同步地操作。具体地，半导体器件可以使用通过对时钟信号的频率进行分频而获得的分频时钟信号，以提高半导体器件的操作速度。
技术实现思路
根据一个实施例，一种半导体器件包括相位差检测电路和内部电路。相位差检测电路通过将同步于时钟信号从命令/地址信号产生的相位检测时钟信号的相位与通过根据操作模式对数据时钟信号的频率进行分频而产生的分频时钟信号和内部分...
【技术保护点】
1.一种半导体器件，包括：/n相位差检测电路，其被配置为：通过将同步于时钟信号从命令/地址信号产生的相位检测时钟信号的相位与通过根据操作模式对数据时钟信号的频率进行分频而产生的分频时钟信号和内部分频时钟信号的相位进行比较，来产生第一相位差检测信号和第二相位差检测信号；以及/n内部电路，其被配置为根据所述第一相位差检测信号和所述第二相位差检测信号的逻辑电平组合来识别所述分频时钟信号和所述内部分频时钟信号的相位。/n
【技术特征摘要】
20181227 KR 10-2018-01710671.一种半导体器件，包括：
相位差检测电路，其被配置为：通过将同步于时钟信号从命令/地址信号产生的相位检测时钟信号的相位与通过根据操作模式对数据时钟信号的频率进行分频而产生的分频时钟信号和内部分频时钟信号的相位进行比较，来产生第一相位差检测信号和第二相位差检测信号；以及
内部电路，其被配置为根据所述第一相位差检测信号和所述第二相位差检测信号的逻辑电平组合来识别所述分频时钟信号和所述内部分频时钟信号的相位。
2.如权利要求1所述的半导体器件，
其中，所述操作模式包括第一操作模式和第二操作模式；以及
其中，所述相位差检测电路被配置为：在所述第一操作模式中，将所述相位检测时钟信号的相位与所述分频时钟信号的相位进行比较，以产生所述第一相位差检测信号；以及被配置为：在所述第二操作模式中，将所述相位检测时钟信号的相位与所述内部分频时钟信号的相位进行比较，以产生所述第二相位差检测信号。
3.如权利要求1所述的半导体器件，
其中，所述操作模式包括第一操作模式和第二操作模式；
其中，在所述第一操作模式中，所述分频时钟信号具有与所述时钟信号相同的频率；以及
其中，在所述第二操作模式中，所述分频时钟信号具有所述时钟信号的频率的两倍的频率，并且所述内部分频时钟信号具有与所述时钟信号相同的频率。
4.如权利要求1所述的半导体器件，其中，所述相位差检测电路包括：
命令发生电路，其被配置为同步于所述时钟信号来产生内部命令，所述内部命令包括当芯片选择信号和所述命令/地址信号具有预定逻辑电平组合时产生的脉冲；
相位检测时钟发生电路，其被配置为同步于所述内部命令来产生在预定时段期间被使能的所述相位检测时钟信号；
分频电路，其被配置为根据模式信号的逻辑电平来对所述数据时钟信号的频率进行分频，以产生所述分频时钟信号和所述内部分频时钟信号；以及
相位比较电路，其被配置为将所述相位检测时钟信号的相位与所述分频时钟信号和所述内部分频时钟信号的相位进行比较，以产生所述第一相位差检测信号和所述第二相位差检测信号。
5.如权利要求4所述的半导体器件，其中，所述相位检测时钟发生电路包括：
选择信号发生电路，其被配置为产生第一选择信号和第二选择信号，所述第一选择信号和所述第二选择信号中的一个根据模式寄存器信号而被选择性地使能；
移位寄存器，其被配置为将所述内部命令移位与所述时钟信号的周期的“M”倍相对应的时段，以产生第一移位命令和第二移位命令，其中，“M”是自然数；以及
选择/传输电路，其被配置为根据所述第一选择信号和所述第二选择信号来输出所述第一移位命令和所述第二移位命令中的任何一个作为所述相位检测时钟信号。
6.如权利要求4所述的半导体器件，其中，所述分频电路包括：
内部时钟发生电路，其被配置为与所述数据时钟信号同步以产生内部时钟信号和反相内部时钟信号，所述内部时钟信号和所述反相内部时钟信号具有根据所述模式信号的逻辑电平而变化的频率；
第一分频电路，其被配置为对所述内部时钟信号和所述反相内部时钟信号的频率进行分频，以产生所述分频时钟信号；以及
第二分频电路，其被配置为根据所述模式信号的逻辑电平来对所述分频时钟信号的频率进行分频，以产生所述内部分频时钟信号。
7.如权利要求4所述的半导体器件，其中，所述相位比较电路包括：
延迟电路，其被配置为延迟所述分频时钟信号以产生第一延迟信号，并且被配置为延迟所述内部分频时钟信号以产生第二延迟信号；以及
同步电路，其被配置为与所述相位检测时钟信号同步地锁存所述第一延迟信号以产生所述第一相位差检测信号，并且被配置为与所述相位检测时钟信号同步地锁存所述第二延迟信号以产生所述第二相位差检测信号。
8.一种半导体器件，包括：
分频电路，其被配置为：根据用于设置第一操作模式或第二操作模式的模式信号的逻辑电平来对数据时钟信号的频率进行分频，以产生具有变化的频率的第一分频时钟信号、第二分频时钟信号、第三分频时钟信号和第四分频时钟信号以及第一内部分频时钟信号、第二内部分频时钟信号、第三内部分频时钟信号和第四内部分频时钟信号；并且被配置为输出所述第四分频时钟信号、所述第一内部分频时钟信号和所述第三内部分频时钟信号；以及
相位比较电路，其被配置为：将同步于时钟信号而产生的相位检测时钟信号的相位与所述第四分频时钟信号的相位进行比较，以产生第一相位差检测信号；并且被配置为：将所述相位检测时钟信号的相位与所述第一内部分频时钟信号和所述第三内部分频时钟信号的相位进行比较，以产生第二相位差检测信号。
9.如权利要求8所述的半导体器件，
其中，所述相位比较电路被配置为：在所述第一操作模式中，将所述相位检测时钟信号的相位与所述第四分频时钟信号的相位进行比较，以产生所述第一相位差检测信号；以及
其中，所述相位比较电路被配置为：在所述第二操作模式中，将所述相位检测时钟信号的相位与所述第四分频时钟信号以及所述第一内部分频时钟信号和所述第三内部分频时钟信号的相位进行比较，以产生所述第一相位差检测信号和所述第二相位差检测信号。
10.如权利要求8所述的半导体器件，
其中，在所述第一操作模式中，所述第一分频时钟信号、所述第二分频时钟信号、所述第三分频时钟信号和所述第四分频时钟信号被产生为具有与所述时钟信号相同的频率；以及
其中，在所述第二操作模式中，所述第一分频时钟信号、所述第二分频时钟信号、所述第三分频时钟信号和所述第四分频时钟信号被产生为具有所述时钟信号的频率的两倍的频率，并且所述第一内部分频时钟信号、所述第二内部分频时钟信号、所述第三内部分频时钟信号和所述第四内部分频时钟信号被产生为具有与所述时钟信号相同的频率。
11.如权利要求8所述的半导体器件，其中，所述分频电路包括：
内部时钟发生电路，其被配置为与所述数据时钟信号同步以产生内部时钟信号和反相内部时钟信号，所述内部时钟信号和所述反相内部时钟信号具有根据所述模式信号的逻辑电平而变化的频率；
第一分频电路，其被配置为对所述内部时钟信号和所述反相内部时钟信号的频率进行分频，以产生所述第一分频时钟信号、所述第二分频时钟信号、所述第三分频时钟信号和所述第四分频时钟信号；以及
第二分频电路，其被配置为根据所述模式信号的逻辑电平对所述第一分频时钟信号和所述第三分频时钟信号的频率进行分频，以产生所述第一内部分频时钟信号、所述第二内部分频时钟信号、所述第三内部分频时钟信号和所述第四内部分频时钟信号。
12.如权利要求8所述的半导体器件，其中，所述相位比较电路包括：
延迟电路，其被配置为延迟所述第四分频时钟信号以产生第一延迟信号，被配置为延迟所述第一内部分频时钟信号以产生第二延迟信号，以及被配置为延迟所述第三内部分频时钟信号以产生第三延迟信号；以及
同步电路，其被配置为与所述相位检测时钟信号同步地锁存所述第一延迟信号以产生所述第一相位差检测信号，并且被配置为与所述相位检测时钟信号同步地锁存所述第二延迟信号和所述第三延迟信号以产生所述第二相位差检测信号。
13.如权利要求12所述的半导体器件，其中，所述延迟电路包括：
第一延迟电路，其被配置为延迟所述第四分频时钟信号以产生所述第一延迟信号；
第二延迟电路，其被配置为延迟所述第一内部分频时钟信号以产生所述第二延迟信号；以及
第三延迟电路，其被配置为延迟所述第三内部分频时钟信号以产生所述第三延迟信号，
其中，所述第一延迟电路、所述第二延迟电路和所述第三延迟电路每一者具有相同的延迟时间。
14.如权利要求12所述的半导体器件，
其中，所述同步电路被配置为：当所述第一相位差检测信号具有第一逻辑电平时，从所述第二延迟信号产生所述第二相位差检测信号；以及
其中，所述同步电路被配置为：当所述第一相位差检测信号具有第二逻辑电平时，从所述第三延迟信号产生所述第二相位差检测信号。
15.如权利要求12所述的半导体器件，其中，所述同步电路包括：
第一锁存电路，其被配置为：与所述相位检测时钟信号同步地锁存所述第一延迟信号，以产生所述第一相位差检测信号；
第二锁存电路，其被配置为：与所述相位检测时钟信号同步地锁存所述第二延迟信号，以产生第一传输信号；
第三锁存电路，其被配置为：与所述相位检测时钟信号同步地锁存所述第三延迟信号，以产生第二传输信号；以及
多路复用器，其被配置为：当所述第一相位差检测信号具有第一逻辑电平时，输出所述第一传输信号作为所述第二相位差检测信号；并且被配置为：当所述第一相位差检测信号具有第二逻辑电平时，输出所述第二传输信号作为所述第二相位差检测信号。
16.一种半导体器件，包括：
相位差检测电路，其被配置为：通过将同步于时钟信号从命令/地址信号产生的相位检测时钟信号的相位与通过根据操作模式对数据时钟信号的频率进行分频而产生的第一分频时钟信号、第二分频时钟信号、第三分频时钟信号和第四分频时钟信号以及第一内部分频时钟信号、第二内部分频时钟信号、第三内部分频时钟信号和第四内部分频时钟信号的相位进行比较，来产生第一相位差检测信号和第二相位差检测信号；并且被配置为产生具有与所述时钟信号相同的相位的命令脉冲；
时钟选择电路，其被配置为：根据所述第一相位差检测信号和所述第二相位差检测信号的逻辑电平组合来输出所述第一分频时钟信号、所述第二分频时钟信号、所述第三分频时钟信号和所述第四分频时钟信号以及所述第一内部分频时钟信号、所述第二内部分频时钟信号、所述第三内部分频时钟信号和所述第四内部分频时钟信号中的任何一个作为选择时钟信号；以及
相位变化电路，其被配置为执行跨域操作以产生相位变化命令脉冲，所述跨域操作将所述命令脉冲的相位改变为所述选择时钟信号的相位。
17.如权利...
【专利技术属性】
技术研发人员：郭康燮，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。