【技术实现步骤摘要】
存储器控制电路及校正方法
本申请关于一种控制电路，且特别是关于一种存储器控制电路及校正方法。
技术介绍
在读取双倍数据速率同步动态随机存取存储器(doubledataratesynchronousdynamicrandom-accessmemory，DDRSDRAM)或者低功耗双存取同步动态随机存取存储器(LowPowerDDR，LPDDR)数据时，存储器会将数据信号(DQ)与数据选通信号(DQS)传送给控制器。因此，若仅以存储器的读取延迟信号(readlatency)来对控制器调控其内部的使能信号(DQSenablesignal)的触发时间，将会随着不同的时钟域(clockdomain)而产生误差。
技术实现思路
根据本申请的一实施例，公开一种存储器控制电路。数据选通信号包含前置部。存储器控制电路包含控制电路以及取样电路。控制电路用以产生使能信号。取样电路耦接控制电路，可依据使能信号来取样数据选通信号，以获得取样准位。控制电路可判断取样准位是否符合前置部的信号准位。根据本申请的另一实施例，公开一...
【技术保护点】
1.一种存储器控制电路，用以与一存储器进行一数据读取程序，其中该数据读取程序中，该存储器传送一数据信号以及用以指示该数据信号的出现时间的一数据选通信号，其中该数据选通信号包含一前置部，其中该存储器控制电路包含：/n一时钟产生电路，用以产生一时钟；/n一控制电路，耦接该时钟产生电路，用以根据该时钟以产生一使能信号；以及/n一取样电路，耦接该控制电路，用以依据该使能信号以取样该数据选通信号，以获得一取样准位；/n其中，该控制电路判断该取样准位是否符合该前置部的一信号准位。/n
【技术特征摘要】
20181211 US 16/177,6031.一种存储器控制电路，用以与一存储器进行一数据读取程序，其中该数据读取程序中，该存储器传送一数据信号以及用以指示该数据信号的出现时间的一数据选通信号，其中该数据选通信号包含一前置部，其中该存储器控制电路包含：
一时钟产生电路，用以产生一时钟；
一控制电路，耦接该时钟产生电路，用以根据该时钟以产生一使能信号；以及
一取样电路，耦接该控制电路，用以依据该使能信号以取样该数据选通信号，以获得一取样准位；
其中，该控制电路判断该取样准位是否符合该前置部的一信号准位。
2.根据权利要求1所述的存储器控制电路，其中该数据选通信号还包含一三态部，该前置部接续于该三态部之后，其中该控制电路发送一控制信号至该存储器，以控制该三态部的一信号准位维持于一固定准位，其中该固定准位不同于该前置部的一信号准位；其中该控制电路包含：
一粗调时钟边缘选择器，该粗调时钟边缘选择器用以输出一粗调时钟，其中当该取样准位符合该固定准位时，该取样电路根据该粗调时钟边缘选择器所输出的该粗调时钟以取样该数据选通信号，以及判断当前取样的一信号位置是否落于该三态部中；以及
其中该控制电路包含一细调延时控制器，该细调延时控制器用以产生一延迟时间，该延迟时间小于该时钟，其中当该取样准位不符合该固定准位时，该控制电路记录当前取样的该信号位置为一切换点，其中该切换点落于该前置部中。
3.根据权利要求2所述的存储器控制电路，其中该控制电路还用以判断该取样电路在该切换点加上一偏移值的一位置所取样的一信号准位是否符合该前置部的该信号准位，其中该偏移值包含0周期、0.5周期以及1周期；以及，当该控制电路判断该取样电路在该切换点加上该偏移值的该位置所取样的该信号准位符合该前置部的该信号准位时，则该控制电路判断该切换点加上该偏移值与该延迟时间的该信号准位是否符合该前置部的该信号准位。
4.根据权利要求3所述的存储器控制电路，其中当该控制电路判断该切换点加上该偏移值与该延迟时间的该信号准位符合该前置部的该信号准位时，则继续控制该取样电路根据该延迟时间以取样该数据选通信号；以及，该控制电路判断该切换点加上该偏移值与该延迟时间的该信号准位不符合该前置部的该信号准位，则计算该切换点加上一总延时以作为该前置部的一校正位置，其中该前置部的该信号准位为高准位或低准位。
5.根据权利要求3所述的存储器控制电路，其中该前置部为一倍周期，其中当该一倍周期的半周期为高准位及另一半周期为低准位，且该控制电路判断取样的该信号不符合该前置部的该信号准位时，则计算该切换点加上总延时并减去四分之一周期值以作为该前置部的一校正位置；以及，该前置部为两倍周期且包含1.5倍周期的高准位及半周期的低准位，且当该控制电路判断取样的该信号不符合该前置部的该信号准位时，则计算该切...
【专利技术属性】
技术研发人员：余俊锜，周格至，张志伟，黄胜国，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。