半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：刻蚀第一区域的基底，形成第一鳍部和位于第一鳍部间的第一凹槽；刻蚀第二区域的基底形成第二鳍部和位于第二鳍部间的第二凹槽，第二鳍部包括底鳍部和位于底鳍部上的顶鳍部，在垂直于第二鳍部的延伸方向上，底鳍部的宽度大于第一鳍部的宽度；其中，第二凹槽的深度大于第一凹槽的深度；在第二凹槽中形成第一隔离层，第一隔离层至少覆盖底鳍部。本发明专利技术实施例通过增大底鳍部的宽度，使所述第二鳍部的刚性更大，所述第二鳍部承受第一隔离层应力的能力相应更大，从而降低了所述第二鳍部因受到第一隔离层应力而弯曲的概率，进而有利于改善器件的性能以及性能均一性。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域用于形成第一器件，所述第二区域用于形成第二器件，所述第二器件的功率低于所述第一器件的功率；刻蚀所述第一区域的基底，形成第一鳍部和位于所述第一鳍部间的第一凹槽；刻蚀所述第二区域的基底形成第二鳍部和位于所述第二鳍部间的第二凹槽，所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，在垂直于所述第二鳍部的延伸方向上，所述底鳍部的宽度大于所述顶鳍部的宽度；其中，所述第二凹槽的深度大于所述第一凹槽的深度；在所述第二凹槽中形成第一隔离层，所述第一隔离层至少覆盖所述底鳍部。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域用于形成第一器件，所述第二区域用于形成第二器件，所述第二器件的功率低于所述第一器件的功率；第一鳍部，位于所述第一区域的衬底上，所述第一鳍部之间的区域为第一凹槽；第二鳍部，位于所述第二区域的衬底上，所述第二鳍部之间的区域为第二凹槽，所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，在垂直于所述第二鳍部的延伸方向上，所述底鳍部的宽度大于所述顶鳍部的宽度；其中，所述第二凹槽的深度大于所述第一凹槽的深度；隔离层，位于所述第一凹槽和第二凹槽中，所述隔离层至少覆盖所述底鳍部。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例形成第一隔离层后，一般会对第一隔离层进行退火处理，用于使第一隔离层的材料变得更加致密，但相应会导致所述第一隔离层中具有较大的应力；所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，沿垂直于所述第二鳍部的延伸方向，所述底鳍部宽于所述顶鳍部，与第二鳍部整体宽度等于顶鳍部宽度的情况相比，本专利技术实施例通过增大底鳍部的宽度，使所述第二鳍部的刚性更大，所述第二鳍部承受第一隔离层应力的能力相应更大，从而降低了所述第二鳍部因受到第一隔离层应力而弯曲的概率，进而有利于改善器件的性能以及性能均一性。附图说明图1至图2是一种半导体结构的形成方法中各步骤对应的结构示意图；图3至图13是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；图14至图20是本专利技术实施例半导体结构的形成方法另一实施例中个步骤对应的结构示意图。具体实施方式由
技术介绍
可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1至图2，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，形成衬底4以及凸出于所述衬底4的鳍部，所述衬底4包括第一区域I和第二区域II，所述第一区域I用于形成第一器件，所述第二区域II用于形成第二器件，所述第二器件的功率低于所述第一器件的功率；所述第一区域鳍部之间的区域为第一凹槽，所述第二区域鳍部之间的区域为第二凹槽，所述第二凹槽6深度大于所述第一凹槽3的深度。在垂直于所述第二鳍部5的延伸方向上，所述第一鳍部2和第二鳍部5的宽度相等。参考图2，采用流动化学气相沉积工艺(FlowableChemicalVaporDeposition，FCVD)，在所述第一凹槽3(如图1所示)和第二凹槽6(如图1所示)中形成隔离层7。在形成所述隔离层7后，通常还会对所述隔离层7进行退火处理。退火处理使所述隔离层7中的Si-H键和Si-O键被打断，使得隔离层7易发生形变，进而变得更加致密，相应的也使得所述隔离层7中存在较大应力。因为所述第二凹槽6深于所述第一凹槽3，因此所述第二凹槽6中隔离层7的厚度大于所述第一凹槽3中的隔离层7的厚度，因此所述第二鳍部5受到的应力更大，所述第二鳍部5相比于所述第一鳍部2更易弯曲；且因为所述第二鳍部5的高度大于所述第一鳍部2的高度，所述第二鳍部5的刚性小于所述第一鳍部2的刚性，在相同应力下，所述第二鳍部5更易弯曲。为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域用于形成第一器件，所述第二区域用于形成第二器件，所述第二器件的功率低于所述第一器件的功率；刻蚀所述第一区域的基底，形成第一鳍部和位于所述第一鳍部间的第一凹槽；刻蚀所述第二区域的基底形成第二鳍部和位于所述第二鳍部间的第二凹槽，所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，在垂直于所述第二鳍部的延伸方向上，所述底鳍部的宽度大于所述顶鳍部的宽度；其中，所述第二凹槽的深度大于所述第一凹槽的深度；在所述第二凹槽中形成第一隔离层，所述第一隔离层至少覆盖所述底鳍部。本专利技术实施例形成第一隔离层后，一般会对第一隔离层进行退火处理，用于使第一隔离层的材料变得更加致密，但相应会导致所述第一隔离层中具有较大的应力；所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，沿垂直于所述第二鳍部的延伸方向，且所述底鳍部宽于所述顶鳍部，与第二鳍部整体宽度等于顶鳍部宽度的情况相比，本专利技术实施例通过增大底鳍部的宽度，使所述第二鳍部的刚性更大，所述第二鳍部承受第一隔离层应力的能力相应更大，从而降低了所述第二鳍部因受到第一隔离层应力而弯曲的概率，进而有利于改善器件的性能以及性能均一性。为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术实施例的具体实施例做详细的说明。图3至图13是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。参考图3，提供基底100，所述基底100包括第一区域I和第二区域II，所述第一区域I用于形成第一器件，所述第二区域II用于形成第二器件，所述第二器件的功率本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括第一区域和第二区域，所述第一区域用于形成第一器件，所述第二区域用于形成第二器件，所述第二器件的功率低于所述第一器件的功率；/n刻蚀所述第一区域的基底，形成第一鳍部和位于所述第一鳍部间的第一凹槽；/n刻蚀所述第二区域的基底形成第二鳍部和位于所述第二鳍部间的第二凹槽，所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，在垂直于所述第二鳍部的延伸方向上，所述底鳍部的宽度大于所述顶鳍部的宽度；其中，所述第二凹槽的深度大于所述第一凹槽的深度；/n在所述第二凹槽中形成第一隔离层，所述第一隔离层至少覆盖所述底鳍部。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，所述第一区域用于形成第一器件，所述第二区域用于形成第二器件，所述第二器件的功率低于所述第一器件的功率；
刻蚀所述第一区域的基底，形成第一鳍部和位于所述第一鳍部间的第一凹槽；
刻蚀所述第二区域的基底形成第二鳍部和位于所述第二鳍部间的第二凹槽，所述第二鳍部包括底鳍部和位于所述底鳍部上的顶鳍部，在垂直于所述第二鳍部的延伸方向上，所述底鳍部的宽度大于所述顶鳍部的宽度；其中，所述第二凹槽的深度大于所述第一凹槽的深度；
在所述第二凹槽中形成第一隔离层，所述第一隔离层至少覆盖所述底鳍部。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，
在形成所述第一鳍部之后形成所述第二鳍部；
或者，在形成第二鳍部之后形成所述第一鳍部。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一鳍部和第二鳍部的步骤包括：刻蚀所述第一区域和第二区域的基底，形成第一衬底和位于所述第一衬底上的初始鳍部，其中位于所述第一区域上的初始鳍部作为所述第一鳍部；
在所述第二区域的所述初始鳍部侧壁上形成盖帽层；
以所述盖帽层为掩膜，刻蚀所述第二区域中，所述初始鳍部露出的所述第一衬底，刻蚀后的剩余第一衬底作为第二衬底，位于所述第二衬底上的凸起作为所述第二鳍部；
在形成所述第二鳍部后，去除所述盖帽层。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述盖帽层的步骤包括：形成保形覆盖所述初始鳍部的盖帽材料层；
在所述第二区域中，去除所述初始鳍部顶部的盖帽材料层，保留所述第二区域中初始鳍部侧壁上的盖帽材料层作为所述盖帽层。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述盖帽材料层后，在去除所述初始鳍部顶部的盖帽材料层之前，还包括：在所述第一区域的盖帽材料层上形成保护层；
在去除所述盖帽层后，去除所述保护层。


6.如权利要求3所述的半导体结构的形成方法，其特征在于，形成初始鳍部后，形成所述盖帽层前，还包括：在所述初始鳍部露出的所述第一衬底上形成第二隔离层；
在所述第二凹槽中形成第一隔离层的步骤中，所述第一隔离层顶部低于所述第二隔离层顶部。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第一隔离层的步骤中，所述第一隔离层还形成于所述第一凹槽中。


8.如权利要求3所述的半导体结构的形成方法，其特征在于，所述盖帽层的材料为SiN、SiCN、SiOCN或SiBCN中的一种或多种。


9.如权利要求4所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺或者原子层沉积工艺...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31