铜箔和PCB制备用基板制造技术

本实用新型专利技术实施例提供铜箔和PCB制备用基板，所述铜箔包括生箔层和形成在生箔层一侧或两侧的硅烷偶联剂层，生箔层的表面粗糙度Rz为0.1μm‑1.5μm。所述PCB制备用基板包括芯板和形成在芯板一侧或两侧的铜层，以及形成在芯板和铜层之间的硅烷偶联剂层。本实用新型专利技术实施例铜箔通过在生箔层表面引入硅烷偶联剂层，可免去对铜箔的瘤化处理和钝化处理工艺，通过硅烷偶联剂层与芯板的树脂形成强结合力，减小信号传输插损；本实用新型专利技术PCB制备用基板，通过在芯板和铜层之间引入硅烷偶联剂层，硅烷偶联剂层可同时与芯板和铜层形成强结合力，且铜层可通过化学沉积方式制备，可替代现有压合工艺形成的覆铜基板，简化覆铜基板生产工艺。

【技术实现步骤摘要】
铜箔和PCB制备用基板
本技术实施例涉及印制电路板(Printedcircuitboard，PCB板)制备
，特别是涉及一种铜箔和PCB制备用基板。
技术介绍
随着5G通讯技术的发展，要求高速PCB信号插损控制在越来越低的范围内。其中影响高速PCB插损性能的关键因素包括高速线路的表面粗糙度及导体的电导率，而高速线路的表面粗糙度主要由铜箔加工粗糙度及PCB线路加工粗糙度两方面组成。现有铜箔加工，包括对生箔表面进行瘤化处理和钝化处理，其中瘤化处理会使生箔的表面生长许多铜瘤，增大比表面积，提高结合力，但缺点是对高速信号传输带来较多插损。而钝化处理会使铜箔表面引入镍、锌、铬等微量元素，这些微量元素会恶化高速信号，使插损加大。另外，现有PCB加工中，多层板为了提升压合的结合力，需要对内层线路图形进行表面粗化处理(黑化或者棕化工艺)，这种工艺会导致高速线路表面粗糙度加大，插损进一步恶化。为了降低插损，业界不断在优化瘤化工艺、钝化工艺和粗化工艺，但效果有限，并不能从根本上阻止插损的增大。为匹配5G通讯技术需求，有必要寻求一种可形成有效结合，又不会恶化插损的PCB制备工艺。
技术实现思路
鉴于此，本技术实施例提供一种铜箔和PCB制备用基板，通过引入硅烷偶联剂层，以在一定程度上解决现有高速PCB信号插损较大的问题。具体地，本技术实施例第一方面提供一种铜箔，用于制备印制电路板，所述铜箔包括生箔层和形成在所述生箔层一侧或两侧的硅烷偶联剂层，所述生箔层的表面粗糙度Rz为0.1μm-1.5μm。<br>其中，所述硅烷偶联剂层的厚度为-3μm。本技术实施例中，所述生箔层与所述硅烷偶联剂层之间还包括银层，所述银层为化学沉积银层或电镀银层。所述银层的厚度为0.1μm-10μm。本技术实施例中，所述生箔层与所述硅烷偶联剂层之间还包括锡层，所述锡层为化学沉积锡层或电镀锡层。所述锡层的厚度为0.1μm-3μm。本技术实施例第一方面提供的铜箔，所述硅烷偶联剂层可以与生箔层形成强结合，同时，当所述铜箔与芯板压合时，所述硅烷偶联剂层也可以与芯板中的树脂形成强结合，因而可以免去传统铜箔加工工艺中对生箔进行的瘤化处理操作，有效避免粗糙度增加带来的高速信号传输插损；同时也可以免去钝化处理操作，避免镍、锌、铬、钴、锰等微量元素的引入带来的高速信号传输插损。本技术实施例第二方面提供一种PCB制备用基板，包括芯板和形成在所述芯板一侧或两侧的铜层，以及形成在所述芯板和所述铜层之间的硅烷偶联剂层。本技术实施例中，所述硅烷偶联剂层的厚度为-3μm。本技术一实施例中，所述铜层包括依次形成在所述硅烷偶联剂层上的化学沉积铜层和电镀铜层。本技术另一实施例中，所述铜层为铜箔层。本技术实施例中，所述铜层的厚度为3μm-210μm。本技术实施例第二方面提供的PCB制备用基板，通过在芯板和铜层之间引入硅烷偶联剂层，硅烷偶联剂层可同时与芯板和铜层形成强结合力，且铜层可通过化学沉积方式制备，直接在芯板上涂覆硅烷偶联剂后，进行化学沉积铜和电镀铜，实现免压合工艺制作超薄铜箔基板，从而替代现有压合工艺形成的铜箔基板，简化覆铜基板生产工艺，可实现精细线路加工，成本大幅降低。本技术实施例第三方面提供一种PCB制备用基板，包括芯板，形成在所述芯板上的铜线路图形，以及依次形成在所述铜线路图形上的银包覆层和第一硅烷偶联剂层，所述银包覆层完全覆盖所述铜线路图形的未与所述芯板结合的表面，所述第一硅烷偶联剂层完全覆盖所述银包覆层的外表面。本技术实施例中，所述银包覆层为化学沉积银层或电镀银层，所述银包覆层的厚度为0.1μm-10μm。本技术实施例中，所述PCB制备用基板还包括设置在所述芯板与所述铜线路图形之间的第二硅烷偶联剂层。本技术实施例中，所述PCB制备用基板还包括设置在所述铜线路图形与所述第二硅烷偶联剂层之间的银层或锡层，所述银层为化学沉积银层或电镀银层，所述锡层为化学沉积锡层或电镀锡层。本技术实施例第三方面提供的PCB制备用基板，可替代传统的PCB铜导线线路板，通过在银包覆的铜线路图形上设置第一硅烷偶联剂层，可免去对内层线路表面进行粗化处理。而且基于趋肤效应(即信号在线路表层传输)，采用银包覆铜线路的介质传输，可实现介质电阻率的下降，提升高速信号传输性能。本技术实施例第四方面提供一种PCB制备用基板，包括芯板和形成在所述芯板上的铜层或铜线路图形，以及形成在所述铜层或所述铜线路图形上的第一硅烷偶联剂层，所述第一硅烷偶联剂层完全覆盖所述铜线路图形的未与所述芯板结合的表面。本技术实施例中，所述铜层为铜箔层、化学沉积铜层和/或电镀铜层。本技术实施例中，所述铜层或所述铜线路图形与所述芯板之间进一步设置有第二硅烷偶联剂层。本技术实施例中，所述PCB制备用基板还包括设置在所述铜层或所述铜线路图形与所述第二硅烷偶联剂层之间的银层或锡层，所述银层为化学沉积银层或电镀银层，所述锡层为化学沉积锡层或电镀锡层。本技术实施例第四方面提供的PCB制备用基板，通过在铜层或铜线路图形表面引入第一硅烷偶联剂层，可免去传统PCB制程中，对铜箔表面、内层线路或外层线路表面的粗化处理，实现线路表面零粗糙度，提升高速信号传输性能。附图说明图1-图3为本技术实施例提供的铜箔的结构示意图；图4-图11为本技术实施例提供的PCB制备用基板的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例进行说明。如图1所示，本技术提供一种铜箔，用于制备印制电路板，包括生箔层10和形成在所述生箔层10两侧的硅烷偶联剂层11，所述生箔层的表面粗糙度Rz为0.1μm-1.5μm。在其他实施例中，也可以仅在所述生箔层10的一侧设置所述硅烷偶联剂层11。本技术中，生箔层10的厚度为3μm-210μm，进一步地厚度为10μm-100μm。生箔层10可以是电解铜箔，也可以是压延铜箔。本技术中，所述硅烷偶联剂层包含能同时与铜箔反应形成强结合，又能与树脂反应形成强结合的硅烷偶联剂。因此，所述硅烷偶联剂层可以与生箔层形成强结合，同时，当所述铜箔与芯板压合时，所述硅烷偶联剂层也可以与芯板中的树脂形成强结合，从而可以免去传统铜箔加工工艺中对生箔进行的瘤化处理操作，有效避免粗糙度增加带来的高速信号传输插损；同时也可以免去钝化处理操作，避免镍、锌、铬、钴、锰等微量元素的引入带来的高速信号传输插损。本技术实施方式中，所述芯板指的是由玻纤布或聚酰亚胺(PI)等作增强材料，浸以树脂得到的基材。本技术实施方式中，所述硅烷偶联剂层11的厚度为-3μm，进一步地厚度为-800nm，更进一步地厚度为-100nm。所述硅烷偶联剂层采用涂覆的方式制备。所述涂覆的方式具体可包括浸泡、喷淋、刷涂等。如图2所示，本实用本文档来自技高网...

【技术保护点】
1.一种铜箔，用于制备印制电路板，其特征在于，包括生箔层和形成在所述生箔层一侧或两侧的硅烷偶联剂层，所述生箔层的表面粗糙度Rz为0.1μm-1.5μm。/n

【技术特征摘要】
1.一种铜箔，用于制备印制电路板，其特征在于，包括生箔层和形成在所述生箔层一侧或两侧的硅烷偶联剂层，所述生箔层的表面粗糙度Rz为0.1μm-1.5μm。


2.如权利要求1所述的铜箔，其特征在于，所述硅烷偶联剂层的厚度为。


3.如权利要求1或2所述的铜箔，其特征在于，所述生箔层与所述硅烷偶联剂层之间还包括银层，所述银层为化学沉积银层或电镀银层。


4.如权利要求3所述的铜箔，其特征在于，所述银层的厚度为0.1μm-10μm。


5.如权利要求1或2所述的铜箔，其特征在于，所述生箔层与所述硅烷偶联剂层之间还包括锡层，所述锡层为化学沉积锡层或电镀锡层。


6.如权利要求5所述的铜箔，其特征在于，所述锡层的厚度为0.1μm-3μm。


7.一种PCB制备用基板，其特征在于，包括芯板和形成在所述芯板一侧或两侧的铜层，以及形成在所述芯板和所述铜层之间的硅烷偶联剂层。


8.如权利要求7所述的PCB制备用基板，其特征在于，所述硅烷偶联剂层的厚度为。


9.如权利要求7所述的PCB制备用基板，其特征在于，所述铜层包括依次形成在所述硅烷偶联剂层上的化学沉积铜层和电镀铜层。


10.如权利要求7所述的PCB制备用基板，其特征在于，所述铜层为铜箔层。


11.如权利要求7所述的PCB制备用基板，其特征在于，所述铜层的厚度为3μm-210μm。


12.一种PCB制备用基板，其特征在于，包括芯板，形成在所述芯板上的铜线路图形，以及...

【专利技术属性】
技术研发人员：夏朝晖，高峰，田清山，李志海，
申请(专利权)人：华为技术有限公司，
类型：新型
国别省市：广东;44