晶体谐振器与控制电路的集成结构及其集成方法技术

本发明专利技术提供了一种晶体谐振器与控制电路的集成结构及其集成方法。通过在形成有控制电路的器件晶圆中形成下空腔，并将压电谐振片形成在器件晶圆的正面上，以及利用半导体平面工艺形成封盖层以将压电谐振片封盖在上空腔中构成谐振器。并且，还可将半导体芯片进一步键合至同一器件晶圆的背面上，有利于进一步提高晶体谐振器的集成度，并实现片上调制晶体谐振器的参数。相比于传统的晶体谐振器，本发明专利技术中的晶体谐振器具备更小的尺寸，有利于降低晶体谐振器的功耗，以及本发明专利技术中的晶体谐振器也更易于与其他半导体元器件集成，从而能够提高器件的集成度。

【技术实现步骤摘要】
晶体谐振器与控制电路的集成结构及其集成方法
本专利技术涉及半导体
，特别涉及一种晶体谐振器与控制电路的集成结构及其集成方法。
技术介绍
晶体谐振器是利用压电晶体的逆压电效应制成的谐振器件，是晶体振荡器和滤波器的关键元件，被广泛应用于高频电子信号，实现精确计时、频率标准和滤波等测量和信号处理系统中必不可少的频率控制功能。随着半导体技术的不断发展，以及集成电路的普及，各种元器件的尺寸也趋于小型化。然而，目前的晶体谐振器不仅难以与其他半导体元器件集成，并且晶体谐振器的尺寸也较大。例如，目前常见的晶体谐振器包括表面贴装型晶体谐振器，其具体是将基座和上盖通过金属焊接(或者，粘接胶)粘合在一起，以形成密闭腔室，晶体谐振器的压电谐振片位于所述密闭腔室中，并且使压电谐振片的电极通过焊盘或者引线与相应的电路电性连接。基于如上所述的晶体谐振器，其器件尺寸很难进一步缩减，并且所形成的晶体谐振器还需要通过焊接或者粘合的方式与对应的集成电路电性连接，从而进一步限制了所述晶体谐振器的尺寸。
技术实现思路
本专利技术的目的在于提供一种晶体谐振器与控制电路的集成方法，以解决现有的晶体谐振器其尺寸较大且不易于集成的问题。为解决上述技术问题，本专利技术提供一种晶体谐振器与控制电路的集成结构，包括：提供一器件晶圆，所述器件晶圆中形成有控制电路；从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；在所述器件晶圆的正面上形成包括上电极、压电晶片和下电极的压电谐振片，所述压电谐振片位于所述下空腔的上方，以及形成第一连接结构，所述压电谐振片的上电极和下电极通过所述第一连接结构电性连接至所述控制电路；在所述器件晶圆的正面上形成封盖层，所述封盖层遮罩所述压电谐振片，并与所述压电谐振片及所述器件晶圆围成所述晶体谐振器的上空腔；在所述器件晶圆的背面上键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。本专利技术的又一目的在于提供一种晶体谐振器与控制电路的集成结构，包括：器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔暴露于所述器件晶圆的正面；压电谐振片，包括上电极、压电晶片和下电极，所述压电谐振片形成在所述器件晶圆的正面上并对应所述下空腔；第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；封盖层，形成在所述器件晶圆的正面上并遮罩所述压电谐振片，并且所述封盖层还与所述压电谐振片及所述器件晶圆围成上空腔；半导体芯片，键合在所述器件晶圆的背面上；以及，第二连接结构，用于使所述半导体芯片电连接至所述控制电路。在本专利技术提供的晶体谐振器的集成方法中，通过半导体平面工艺在形成有控制电路的器件晶圆中形成下空腔，并将压电谐振片形成在该器件晶圆的正面上，以及进一步利用半导体平面工艺形成封盖层，以将压电谐振片封盖在上空腔中，从而实现控制电路和晶体谐振器能够集成在同一器件晶圆上。同时，还可将半导体芯片进一步集成在该器件晶圆的背面上，大大提高了晶体谐振器的集成度，并可实现片上调制晶体谐振器的参数(例如，晶体谐振器的温度漂移和频率矫正等原始偏差)，有利于提高晶体谐振器的性能。可见，本专利技术提供的晶体谐振器，不仅使晶体谐振器能够实现与其他半导体元器集成，提高器件的集成度；并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本专利技术提供的晶体谐振器的尺寸更小，有利于实现晶体谐振器的小型化，并能够减少制备成本和降低晶体谐振器的功耗。附图说明图1为本专利技术一实施例中的晶体谐振器的集成方法的流程示意图；图2a～图2m为本专利技术一实施例中的晶体谐振器的集成方法在其制备过程中的结构示意图。其中，附图标记如下：100-器件晶圆；AA-器件区；100U-正面；100D-背面；100A-基底晶圆；100B-介质层；110-控制电路；111-第一电路；111a-第一互连结构；111b-第三互连结构；112-第二电路；112a-第二互连结构；112b-第四互连结构；120-下空腔；200-压电谐振片；210-下电极；220-压电晶片；230-上电极；300-塑封层；300a-通孔；310-第三导电插塞；320-互连线；400-上空腔；410-牺牲层；420-封盖层；420a-开口；430-封堵插塞；500-半导体芯片；511-第一连接线；512-第二连接线；521-第一导电插塞；522-第二导电插塞；531-第一引出线；532-第二引出线；540-隔离介质层；551-第一接触栓；552-第二接触栓；610-第一塑封层；620-第二塑封层。具体实施方式本专利技术的核心思想在于提供了一种晶体谐振器与控制电路的集成结构及其形集成方法，通过半导体平面工艺将晶体谐振器和半导体芯片均集成在形成有控制电路的器件晶圆上。一方面，可以进一步缩减所形成的晶体谐振器的器件尺寸，另一方面，还可使所述晶体谐振器能够与其他半导体元器件集成，提高器件的集成度。以下结合附图和具体实施例对本专利技术提出的晶体谐振器与控制电路的集成结构及其集成方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。图1为本专利技术一实施例中的晶体谐振器的集成方法的流程示意图，图2a～图2k为本专利技术一实施例中的晶体谐振器的集成方法在其制备过程中的结构示意图。以下结合附图对本实施例中形成晶体谐振器的各个步骤进行详细说明。在步骤S100中，具体参考图2a所示，提供一器件晶圆100，所述器件晶圆100中形成有控制电路110。具体的，所述器件晶圆100具有相对的正面100U和背面100D，所述控制电110包括多个互连结构，并且至少部分互连结构延伸至所述器件晶圆的正面。其中，所述控制电路110例如可用于对后续形成的压电谐振片施加电信号。其中，可以在同一器件晶圆100上同时制备多个晶体谐振器，因此在所述器件晶圆100上对应定义有多个器件区AA，所述控制电路110形成在所述器件区AA中。进一步的，所述控制电路110包括第一电路111和第二电路112，所述第一电路111和第二电路112用于与后续所形成的压电谐振片的上电极和下电极电性连接。继续参考图2a所示，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第一互连结构111a例如连接所述第一晶体管的漏极，所述二本文档来自技高网...

【技术保护点】
1.一种晶体谐振器与控制电路的集成方法，其特征在于，包括：/n提供一器件晶圆，所述器件晶圆中形成有控制电路；/n从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；/n在所述器件晶圆的正面上形成包括上电极、压电晶片和下电极的压电谐振片，所述压电谐振片位于所述下空腔的上方，以及形成第一连接结构，所述压电谐振片的上电极和下电极通过所述第一连接结构电性连接至所述控制电路；/n在所述器件晶圆的正面上形成封盖层，所述封盖层遮罩所述压电谐振片，并与所述压电谐振片及所述器件晶圆围成所述晶体谐振器的上空腔；/n在所述器件晶圆的背面上键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。/n

【技术特征摘要】
1.一种晶体谐振器与控制电路的集成方法，其特征在于，包括：
提供一器件晶圆，所述器件晶圆中形成有控制电路；
从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；
在所述器件晶圆的正面上形成包括上电极、压电晶片和下电极的压电谐振片，所述压电谐振片位于所述下空腔的上方，以及形成第一连接结构，所述压电谐振片的上电极和下电极通过所述第一连接结构电性连接至所述控制电路；
在所述器件晶圆的正面上形成封盖层，所述封盖层遮罩所述压电谐振片，并与所述压电谐振片及所述器件晶圆围成所述晶体谐振器的上空腔；
在所述器件晶圆的背面上键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。


2.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层，所述下空腔形成在所述介质层中。


3.如权利要求2所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；以及，所述下空腔还从所述介质层延伸至所述掩埋氧化层。


4.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的形成方法包括：
在所述器件晶圆正面的设定位置上形成下电极；
键合压电晶片至所述下电极；
在所述压电晶片上形成所述上电极；或者，
所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述器件晶圆的正面上。


5.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述下电极的方法包括蒸镀工艺或薄膜沉积工艺；以及，形成所述上电极的方法包括蒸镀工艺或薄膜沉积工艺。


6.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。


7.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述下电极位于所述器件晶圆的正面上，并且所述下电极还从所述压电晶片的下方延伸出以和所述第一互连结构电性连接，所述下电极中从所述压电晶片延伸出的部分构成所述第一连接件。


8.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述下电极之前，在所述器件晶圆上形成所述第一连接件，所述第一连接件与所述第一互连结构电连接，以及在所述器件晶圆上形成所述下电极之后，所述第一连接件电连接所述下电极。


9.如权利要求8所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第一连接件包括重新布线层，所述重新布线层和所述第一互连结构连接；以及，在所述器件晶圆上形成所述下电极之后，所述互连线与所述下电极电连接。


10.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接件的形成方法包括：
在所述器件晶圆的正面上形成塑封层；
在所述塑封层中形成通孔，并在所述通孔中填充导电材料以形成导电插塞，所述导电插塞的底部电性连接所述第二互连结构，所述导电插塞的顶部暴露于所述塑封层；
在形成有所述上电极之后，所述上电极延伸出所述压电晶片至所述导电插塞的顶部，以使所述上电极和所述导电插塞电性连接；或者，在形成所述有上电极之后，在所述塑封层上形成互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述导电插塞；以及，
去除所述塑封层。


11.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述封盖层以围出所述上空腔的方法包括：
在所述器件晶圆的正面上形成牺牲层，所述牺牲层覆盖所述压电谐振片；
在所述器件晶圆的正面上形成封盖材料层，所述封盖材料层覆盖所述牺牲层的表面和侧壁以包覆所述牺牲层；以及，
在所述封盖材料层中形成至少一个开口，以构成所述封盖层，其中所述开口暴露出所述牺牲层，并通过所述开口去除所述牺牲层，以形成所述上空腔。


12.如权利要求11所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述上空腔之后还包括：
封堵所述封盖层上的所述开口，以封闭所述上空腔，并使所述压电谐振片封盖在所述上空腔中。


13.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆，以形成连接孔；
在所述连接孔中填充导电材料，以形成导电插塞；
在所述器件晶圆的正面上形成连接线，所述连接线连接所述导电插塞和所述控制电路；以及，
从所述器件晶圆的背面减薄所述器件晶圆，直至暴露出所述导电插塞，以用于与所述半导体芯片电连接。


14.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构形成方法包括：
在所述器件晶圆的正面上形成连接线，所述连接线电连接所述控制电路；
从所述器件晶圆的背面刻蚀所述器件晶圆以形成连接孔，所述连接孔均贯穿所述器件...

【专利技术属性】
技术研发人员：秦晓珊，
申请(专利权)人：中芯集成电路宁波有限公司上海分公司，
类型：发明
国别省市：上海;31