铜互连结构及其制备方法技术

本发明专利技术涉及一种铜互连结构及其制备方法，所述制备方法包括：形成铜互连槽；在铜互连槽内沉积Mn‑Co‑Cu合金；对Mn‑Co‑Cu合金进行热处理，以通过Mn‑Co‑Cu合金中的Mn在铜互连槽内形成扩散阻挡层，通过Mn‑Co‑Cu合金中的Cu在铜互连槽内形成籽晶层，以获得铜互连结构。其中，通过利用Mn‑Co‑Cu合金形成扩散阻挡层，可以有效防止水汽和极性键侵蚀，使得电路设计无需大量的空置图案，大大提高了芯片内单位面积的利用率，突破了互连线失效模式对设计的限制。

Copper interconnection structure and its preparation method

【技术实现步骤摘要】
铜互连结构及其制备方法
本专利技术涉及半导体
，特别是涉及一种铜互连结构及其制备方法。
技术介绍
在90nm及以下铜工艺制程中，为了得到较好的电路响应速度、较短的RC延迟，通孔(Via)金属层间介质层(IMD)一般采用低介电常数(LowK)电介质，以避免过高的寄生电容。但是，低介电常数电介质的引入亦带来另一种常见的互连线(Inter-connect)失效模式，即低介电常数电介质吸附的水汽和极性键，导致通孔底部的阻挡层氧化，最终造成互连线电性漂移或器件失效。这种失效机制对互连线即通孔的布局(Layout)设计提出了较多要求，例如，在设计电路时，在互连线周围必须留有较多的区域设置空置图案(DummyPattern)，以最小化水汽或极性健对阻挡层的影响。但是，该方式占用了较多的区域，从而降低了芯片内单位面积的利用率，对设计提出了较多的限制。
技术实现思路
基于此，有必要针对因空置图案的设置导致的芯片内单位面积利用率低的问题，提供一种铜互连结构及其制备方法。一种铜互连结构的制备方法，包括：形成铜互连槽；在铜互连槽内沉积Mn-Co-Cu合金；对Mn-Co-Cu合金进行热处理，以通过Mn-Co-Cu合金中的Mn在铜互连槽内形成扩散阻挡层，通过Mn-Co-Cu合金中的Cu在铜互连槽内形成籽晶层，以获得铜互连结构。上述的铜互连结构的制备方法，先形成铜互连槽，然后在铜互连槽内沉积Mn-Co-Cu合金，并对Mn-Co-Cu合金进行热处理，以通过Mn-Co-Cu合金中的Mn在铜互连槽内形成扩散阻挡层，通过Mn-Co-Cu合金中的Cu在铜互连槽内形成籽晶层，以获得铜互连结构。其中，通过利用Mn-Co-Cu合金形成的扩散阻挡层，可以有效防止水汽和极性键侵蚀，使得电路设计无需大量的空置图案，大大提高了芯片内单位面积的利用率，突破了互连线失效模式对设计的限制。在其中一个实施例中，扩散阻挡层形成于铜互连槽的内壁。在其中一个实施例中，采用物理气相沉积方式沉积Mn-Co-Cu合金。在其中一个实施例中，采用真空紫外线对晶面和/或晶背加热，以对Mn-Co-Cu合金进行热处理。在其中一个实施例中，热处理的温度取值范围为150℃～250℃。在其中一个实施例中，热处理的时间为20min～30min。在其中一个实施例中，Mn-Co-Cu合金中的Mn含量为15％～35％，Co含量为0.5％～3.5％。在其中一个实施例中，在形成铜互连槽之前，方法还包括：提供衬底；在衬底上依次形成刻蚀停止层和介质层，介质层形成于刻蚀停止层上；扩散阻挡层形成于介质层和籽晶层之间。在其中一个实施例中，介质层的材料为低介电常数介质。一种铜互连结构，形成于铜互连槽内，包括：籽晶层，为Mn-Co-Cu合金材质；扩散阻挡层，包围所述籽晶层，所述扩散阻挡层至少包括锰氧化物。上述的铜互连结构，包括籽晶层和扩散阻挡层，其中籽晶层为Mn-Co-Cu合金材质，扩散阻挡层包围籽晶层，扩散阻挡层至少包括锰氧化物，由于扩散阻挡层包括锰氧化物，因而可以有效防止水汽和极性键侵蚀，使得电路设计无需大量的空置图案，大大提高了芯片内单位面积的利用率，突破了互连线失效模式对设计的限制。附图说明图1为相关技术中铜互连结构被侵蚀前后的示意图；图2为相关技术中空置图案的布局示意图；图3为一个实施例中铜互连结构的制备方法的流程图；图4为一个实施例中铜互连结构的工艺制程示意图；图5为另一个实施例中铜互连结构的制备方法的流程图；图6为一个实施例中铜互连结构的示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施的限制。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。已有数据表明，在90nm及以下铜(Cu)工艺制程中，为了得到较好的电路响应速度、较短的RC延迟，通孔(Via)金属层间介质层一般采用低介电常数(LowK)电介质，以避免过高的寄生电容。但是，低介电常数电介质的引入亦带来另一种常见的互连线失效模式，即低介电常数电介质吸附的水汽和极性键，会导致通孔内壁的阻挡层氧化，最终造成互连线电性漂移或器件失效。具体来说，参考图1所示，多孔电介质易于吸附水汽和极性键，同时吸收游离电荷，电介质中的水汽与阻挡层的钽(Ta)发生氧化反应，生成TaOx(钽氧化物)，导致阻挡层的体积变大，同时吸附介质中的游离电荷，导致通孔连线阻值变大，影响器件的性能。这种失效机制对互连线即通孔的布局设计提出了较多要求，例如，在设计电路时，在互连线周围必须留有较多的区域设置空置图案(DummyPattern)，以最小化水汽或极性健对阻挡层的影响。例如，参考图2所示，在金属线(Metal1和Metal2)的附近加入了大量的空置图案，以最小化对阻挡层的氧化。但是，该方式占用了较多的区域，降低了芯片内单位面积的利用率，对设计提出了较多的限制。为了解决此种失效问题，FAB同时也采用了其它方法，例如，在低介电常数电介质沉积前，形成防水气较好的薄层(Film)如SRO(氧化锶)或SiON(氮氧化硅)等，但是，由于低介电常数电介质与SRO或SiON的机械强度及性质差异较大，因而存在应力匹配的问题，导致晶边剥落(Peeling)现象常有发生，而且SRO及SiON对极性键的阻挡作用相对较弱，另外，多种薄层的沉积也增加了工艺的复杂程度和后续蚀刻(Etch)的控制难度。因此，通过上述分析可知，相关技术中解决失效机制的方法均存在一定的缺陷：1)会占用较大的区域，导致芯片内单位面积利用率低，进而对设计提出更多的限制；2)容易产生晶边剥落，导致在线异常率高；3)多种薄层的沉积增加了工艺的复杂程度和后续蚀刻的控制难度。基于此，本申请提出了一种铜互连结构及其制备方法。图3为一个实施例中铜互连结构的制备方法的流程图，如图3所示，铜互连结构的制备方法包括：步骤302，形成铜互连槽。具体地，可采用现有技术形成铜互连槽，具体这里就不再赘述，如图4所示，形成的铜互连槽可包括互连线沟槽和通孔(或接触孔)。步骤304，在铜互连槽内沉积Mn-Co-Cu合金，例如，采用物理气相沉积方式沉积Mn-Co-Cu合金。具体而言，在铜互连槽形成后，本文档来自技高网...

【技术保护点】
1.一种铜互连结构的制备方法，其特征在于，所述方法包括：/n形成铜互连槽；/n在所述铜互连槽内沉积Mn-Co-Cu合金；/n对所述Mn-Co-Cu合金进行热处理，以通过所述Mn-Co-Cu合金中的Mn在所述铜互连槽内形成扩散阻挡层，通过所述Mn-Co-Cu合金中的Cu在所述铜互连槽内形成籽晶层，以获得铜互连结构。/n

【技术特征摘要】
1.一种铜互连结构的制备方法，其特征在于，所述方法包括：
形成铜互连槽；
在所述铜互连槽内沉积Mn-Co-Cu合金；
对所述Mn-Co-Cu合金进行热处理，以通过所述Mn-Co-Cu合金中的Mn在所述铜互连槽内形成扩散阻挡层，通过所述Mn-Co-Cu合金中的Cu在所述铜互连槽内形成籽晶层，以获得铜互连结构。


2.根据权利要求1所述的方法，其特征在于，所述扩散阻挡层形成于所述铜互连槽的内壁。


3.根据权利要求1所述的方法，其特征在于，采用物理气相沉积方式沉积所述Mn-Co-Cu合金。


4.根据权利要求1所述的方法，其特征在于，采用真空紫外线对晶面和/或晶背加热，以对所述Mn-Co-Cu合金进行热处理。


5.根据权利要求1所述的方法，其特征在于，所述热处理的温度取值范围为150℃～250℃。

【专利技术属性】
技术研发人员：王德进，周耀辉，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏;32