晶圆级系统封装方法技术方案

本发明专利技术提供一种晶圆级系统封装方法，包括：形成键合结构，键合结构包括：器件晶圆以及键合于器件晶圆的多个芯片，多个芯片中待屏蔽的芯片为第一芯片，第一芯片的数量为一个或多个；相邻芯片与器件晶圆之间围成塑封区；进行选择性喷涂处理，向塑封区喷洒塑封料，且对塑封料进行固化处理，形成覆盖所述器件晶圆和所述芯片侧壁的塑封层；在塑封层中形成围绕各个第一芯片的沟槽；在沟槽中和第一芯片上方形成导电材料；位于沟槽中的导电材料为导电侧壁，位于第一芯片上方的导电材料为导电层，用于与导电侧壁相连构成屏蔽壳体。本发明专利技术提高了封装成品率。

Wafer level system packaging method

【技术实现步骤摘要】
晶圆级系统封装方法
本专利技术涉及半导体
，尤其涉及一种晶圆级系统封装方法以及封装结构。
技术介绍
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(BallGridArray，BGA)、芯片尺寸封装(ChipScalePackage，CSP)、晶圆级封装(WaferLevelPackage，WLP)、三维封装(3D)和系统封装(SysteminPackage，SiP)等。目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(WaferLevelPackageSysteminPackage，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。集成电路在使用过程中容易受到外界磁场的影响，从而造成性能不够稳定的问题。现有技术通过在集成电路中设置屏蔽结构减小外界磁场的干扰，然而带有屏蔽功能的集成电路存在体积和厚度较大的问题。
技术实现思路
本专利技术解决的问题是提供一种晶圆级系统封装方法，提高封装成品率。为了解决所述技术问题，本专利技术提供一种晶圆级系统封装方法，包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；相邻所述芯片与所述器件晶圆之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成覆盖所述器件晶圆和所述芯片侧壁的塑封层；在所述塑封层中形成围绕各个所述第一芯片的沟槽；在所述沟槽中和第一芯片上方形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术通过向塑封区喷洒塑封料的方式形成塑封层，形成覆盖芯片侧壁的塑封层，避免了现有形成塑封层中芯片受到注塑压力的问题，从而防止芯片发生变形或者破裂，并且，采用选择性喷涂处理的方式能够形成仅覆盖芯片侧壁的塑封层，因此所述塑封层内部应力小，相应的所述塑封层与所述芯片之间的界面性能好，二者之间的粘附性强，保证所述塑封层对芯片具有良好的密封效果；因此，本专利技术提供的系统级封装方法，能够提高封装成品率。附图说明图1是一种晶圆级系统封装结构的结构示意图；图2至图10是本专利技术晶圆级系统封装方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，采用现有的晶圆级封装方法制造的封装结构的性能有待提高。参考图1，一种晶圆级系统封装结构包括：器件晶圆10以及键合于所述器件晶圆10的多个芯片20，所述多个芯片20中待屏蔽的芯片为第一芯片13；覆盖所述多个芯片20的塑封层12；位于所述塑封层12中且围绕各个所述第一芯片13的导电侧壁151，位于所述第一芯片13上方封装层12表面的导电材料为导电层152，用于与所述导电侧壁151构成屏蔽壳体15。形成塑封层12的工艺通常为注塑工艺(molding)，具体地，包括以下步骤：先将器件晶圆10以及芯片20(包括待屏蔽的第一芯片13)放置在下模模腔内，并在下模模腔内注入液态塑封料；接着合上上模，在采用注射器推动上模的同时并对模具整体加热，位于下模模腔内的塑封料将芯片20包裹；塑封料冷却后固化成型，并与芯片20结合在一起以形成所述塑封层12，对芯片20形成保护。然而，在上述注塑工艺中，芯片20会受到较大的注塑压力，所述注塑压力使芯片20易发生变形甚至断裂，从而造成封装结构性能失效，封装失败。而且，采用注塑工艺形成的塑封层12通常以全覆盖的方式包裹芯片20，即封装层12覆盖器件晶圆10表面、芯片20侧壁以及芯片20背向器件晶圆10的面，使得封装层12内部具有较大的内应力(stress)，所述内应力也会致使芯片20发生变形甚至破裂，造成封装失效。为了解决所述技术问题，本专利技术提供一种晶圆级系统封装方法，包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；相邻所述芯片与所述器件晶圆之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成覆盖所述器件晶圆和所述芯片侧壁的塑封层；在所述塑封层中形成围绕各个所述第一芯片的沟槽；在所述沟槽中和第一芯片上方形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。本专利技术实施例通过向塑封区喷洒塑封料的方式形成塑封层，形成覆盖芯片侧壁的塑封层，避免了现有形成塑封层中芯片受到注塑压力的问题，从而防止芯片发生变形或者破裂，并且，采用选择性喷涂处理的方式能够形成仅覆盖芯片侧壁的塑封层，因此所述塑封层内部应力小，相应的所述塑封层与所述芯片之间的界面性能好，二者之间的粘附性强，保证所述塑封层对芯片具有良好的密封效果；因此，本专利技术提供的系统级封装方法，能够提高封装成品率。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2至图10是本专利技术晶圆级系统封装方法一实施例中各步骤对应的结构示意图。本实施例晶圆级系统封装方法包括：如图2和图3所示，图3为图2中沿A-A方向的剖视图，形成键合结构，所述键合结构包括：器件晶圆10以及键合于所述器件晶圆10的多个芯片20，所述多个芯片20中待屏蔽的芯片为第一芯片13，所述第一芯片13的数量为一个或多个；相邻所述芯片20与所述器件晶圆10之间围成塑封区I。需要说明的是，本实施例以一个第一芯片13为例进行说明。所述器件晶圆10为完成器件制作的待封装晶圆。本实施例中，所述器件晶圆10的半导体衬底为硅衬底。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述半导体衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述半导体衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，所述器件晶圆10的厚度为10微米至100微米。所述器件晶圆10中形成有多个第二芯片11。具体地，形成有第二芯片11的器件晶圆10为晶圆正面101，背向所述晶圆正面101的面为晶圆背面102，所述多个芯片20键合于所述器件晶圆10的晶圆正面101。键合于器件晶圆10上的多个芯片20用于作为晶圆级系统封装中的待集成芯片。本实施例晶圆级系统封装方法用于实现异质集成，相应地，所述多个芯片20可以是硅晶圆制成的芯片，也可以是其他材质形成的芯片。所述芯片20的数量至少为一个，且当所述芯片20的数量为多个时，所述多个芯片20的功能不同。所述芯片20可以采用集本文档来自技高网...

【技术保护点】
1.一种晶圆级系统封装方法，其特征在于，包括：/n形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；相邻所述芯片与所述器件晶圆之间围成塑封区；/n进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成覆盖所述器件晶圆和所述芯片侧壁的塑封层；/n在所述塑封层中形成围绕各个所述第一芯片的沟槽；/n在所述沟槽中和第一芯片上方形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。/n

【技术特征摘要】
1.一种晶圆级系统封装方法，其特征在于，包括：
形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；相邻所述芯片与所述器件晶圆之间围成塑封区；
进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成覆盖所述器件晶圆和所述芯片侧壁的塑封层；
在所述塑封层中形成围绕各个所述第一芯片的沟槽；
在所述沟槽中和第一芯片上方形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。


2.如权利要求1所述的封装方法，其特征在于，所述选择性喷涂处理的方法包括：
提供可移动的喷头；
采用所述喷头在所述器件晶圆上方移动，当所述喷头移动经过所述塑封区上方时，所述喷头向所述塑封区喷洒塑封料。


3.如权利要求2所述的封装方法，其特征在于，所述喷头移动经过同一塑封区上方至少两次，以形成所述塑封层；并且，所述喷头前一次移动经过所述塑封区上方时的移动路径具有第一方向，所述喷头后一次移动经过同一塑封区上方时的移动路径具有第二方向，所述第二方向与第一方向不同。


4.如权利要求2或3所述的封装方法，其特征在于，所述芯片在所述器件晶圆上呈沿X方向和Y方向的阵列式分布，所述阵列式分布的芯片与器件晶圆之间围成若干行塑封区和若干列塑封区；所述喷头的移动路径具有的方向包括：+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。


5.如权利要求4所述的封装方法，其特征在于，所述喷头的移动路径具有的方向还包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。


6.如权利要求2所述的封装方法，其特征在于，在进行所述选择性喷涂处理之前，获取所述器件晶圆上的塑封区的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。


7.如权利要求6所述的封装方法，其特征在于，获取所述塑封区的位置信息的方法包括：基于预设位置信息将所述芯片置于所述器件晶圆上，将所述预设位置信息作为所述器件晶圆上的塑封区的位置信息；或者，在将所述芯片置于所述器件晶圆上后，对所述器件晶圆表面进行光照射，采集经所述器件晶圆表面反射的光信息，获取所述塑封区的位置信息。


8.如权利要求6所述的封装方法，其特征在于，基于获取的所述位置信息，进行...

【专利技术属性】
技术研发人员：秦晓珊，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江;33