一种JTAG边界扫描测试电路制造技术

本实用新型专利技术涉及技术领域，提供一种JTAG边界扫描测试电路，包括由JTAG控制器、CPLD、CPU和外围设备组成的环形串接链路，该JTAG控制器、CPLD、CPU、外围设备之间依次连接，其还包括设置在CPLD和CPU之间线路上且当进行BSCAN测试时为所述CPU提供Power Management信号的Switch电路以及与Switch电路连接的BYPASS电路；Switch电路还通过GPIO信号线与JTAG控制器连接，从而实现对CPLD和CPU之间引脚互联测试的覆盖，提高测试效率，而且降低引脚焊接不良率。

【技术实现步骤摘要】
一种JTAG边界扫描测试电路
本技术属于测试电路
，尤其涉及一种JTAG边界扫描测试电路。
技术介绍
随着大规模集成电路的发展，印制电路板制造工艺向着小、微、薄发展；IC芯片也朝着引脚越来越多，体积越来越小的方向发展；印制板密度越来越大，很难有方法进行下探针测试，因此，使用传统的ICT测试已经很难满足这类产品的测试要求，联合测试行为组织(JointTestActionGroup，JTAG)定义新的测试方法即边界扫描测试(BoundaryScanTest)的需求越来越大。一般所有的复杂IC芯片俊具有JTAG控制接口，JTAG控制逻辑简单方便，易于实现。随着客户各种定制化产品功能要求的增加，为了便于对板卡进行电源管理、减少PCB占用空间、附加功能开发等，通常都会采用CPLD作为PowerManagement和功能接口的方案，例如上电时序控制、I2C通信接口、GPIO输入输出状态检测等。通常情况下，CPLD属于复杂IC，会带有JTAG测试接口；CPLD除了实现CPU最重要的上电时序外，还会与CPU及VoltageRegulator之间有本文档来自技高网...

【技术保护点】
1.一种JTAG边界扫描测试电路，包括由JTAG控制器、CPLD、CPU和外围设备组成的环形串接链路，所述JTAG控制器、CPLD、CPU、外围设备之间依次连接，其特征在于，还包括设置在所述CPLD和所述CPU之间线路上且当进行BSCAN测试时为所述CPU提供Power Management信号的Switch电路以及与所述Switch电路连接的BYPASS电路；/n所述Switch电路还通过GPIO信号线与所述JTAG控制器连接。/n

【技术特征摘要】
1.一种JTAG边界扫描测试电路，包括由JTAG控制器、CPLD、CPU和外围设备组成的环形串接链路，所述JTAG控制器、CPLD、CPU、外围设备之间依次连接，其特征在于，还包括设置在所述CPLD和所述CPU之间线路上且当进行BSCAN测试时为所述CPU提供PowerManagement信号的Switch电路以及与所述Switch电路连接的BYPASS电路；
所述Switch电路还通过GPIO信号线与所述JTAG控制器连接。


2.根据权利要求1所述的JTAG边界扫描测试电路，其特征在于，所述Switch电路包括第一模拟开关芯片U7和第二模拟开关芯片U8，其中，所述第一模拟开关芯片U7和所述第二模拟开关芯片U8结构相同，且均设有引脚B0、引脚GND、引脚B1、引脚A、引脚VCC以及引脚S；
其中，所述第一模拟开关芯片U7的引脚S和所述第二模拟开关芯片U8的引脚S分别与所述TAG控制器对应连接；
所述第一模拟开关芯片U7的引脚A和所述第二模拟开关芯片U8的引脚A分别与所述CPU对应连接；
所述第一模拟开关芯片U7的引脚B0和所述第二模拟开关芯片U8的引脚B0分别与所述CPLD对应连接。


3.根据权利要求2所述的JTAG边界扫描测试电路，其特征在于，所述BYPASS电路包括第一BYPASS分支电路以及第二BYPASS分支电路；
所述第一BYPASS分支电路与所述第一模拟开关芯片U7的引脚B1连接；
所述第二BYPASS分支电路与所述第二模拟开关芯片U8的引脚B1连接。


4.根据权利要求3所述的JTAG边界扫描测试电路，其特征在于，所述第一BYPASS分支电路包括第一逻辑芯片U1、第二逻辑芯片U2以及第三逻辑芯片U3；
所述第一逻辑芯片U1、第二逻辑芯片U2以及第三逻辑芯片U3的结构相同，且均设有针脚B、针脚A、针脚GND、针脚VCC以及针脚Y；
所述第一逻辑芯片U1的针脚B连接P3V3STBYPG输入端，所述第一逻辑芯片U1的针脚A连接P1V8PCHSTBYPG1V8输入端，所述第一逻辑芯片U1的针脚...

【专利技术属性】
技术研发人员：陈涛，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：新型
国别省市：江苏;32