一种FPGA中配置控制器验证方法、系统及设备技术方案

本发明专利技术公开了一种FPGA中配置控制器验证方法、系统及设备，将FPGA中配置控制器的验证分为两个阶段，首先对根据FPGA配置信息生成的第一码流进行修改，利用修改后的第二码流对配置控制器进行第一验证；第一验证通过后，再利用第一码流进行第二验证，单独验证循环冗余校验使能后是否正确。由于修改在第二码流的码流结构中形成循环冗余校验不使能，与第一码流相比，缩短了码流长度，利用修改过的第二码流同样可以将配置控制器各个功能验证到，保证验证的完整性；另外，由于缩短了码流的长度，在多次验证过程中，使得整体验证时间大大缩短。

【技术实现步骤摘要】
一种FPGA中配置控制器验证方法、系统及设备
本专利技术涉及集成电路测试
，具体涉及一种FPGA中配置控制器验证方法、系统及设备。
技术介绍
FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。开发FPGA芯片时，验证配置控制器是关键，配置控制器就是FPGA的心脏，只有配置控制器验证正确，其他模块才能验证。目前，验证FPGA中配置控制器用到的验证码流都是软件自动生成的码流，设计人员所验证的配置控制器都带着FPGA内部模块；如果FPGA内部资源量大，就会使得验证时间增加，验证FPGA其他模块就会滞后。
技术实现思路
本专利技术实施例的目的在于提供一种FPGA中配置控制器验证方法、系统及设备，用于解决目前FPGA内部资源量大导致的FPGA中配置控制器验证时间增加的技术问题。为了实现本本文档来自技高网...

【技术保护点】
1.一种FPGA中配置控制器验证方法，其特征在于，所述方法包括：/n采集FPGA配置信息并生成包含循环冗余校验字段的第一码流；/n对所述第一码流进行修改，在码流结构中修改循环冗余校验赋值，形成循环冗余校验不使能，并缩短码流长度，生成第二码流；/n向所述配置控制器中送入所述第二码流和采样模式脚，进行第一验证，在所述第一验证中，旁路循环冗余校验；及/n当所述第一验证通过后，向所述配置控制器中送入所述第一码流和采样模式脚，进行第二验证，单独验证循环冗余校验使能后是否正确。/n

【技术特征摘要】
1.一种FPGA中配置控制器验证方法，其特征在于，所述方法包括：
采集FPGA配置信息并生成包含循环冗余校验字段的第一码流；
对所述第一码流进行修改，在码流结构中修改循环冗余校验赋值，形成循环冗余校验不使能，并缩短码流长度，生成第二码流；
向所述配置控制器中送入所述第二码流和采样模式脚，进行第一验证，在所述第一验证中，旁路循环冗余校验；及
当所述第一验证通过后，向所述配置控制器中送入所述第一码流和采样模式脚，进行第二验证，单独验证循环冗余校验使能后是否正确。


2.如权利要求1所述一种FPGA中配置控制器验证方法，其特征在于，在向所述配置控制器中送入所述第二码流和采样模式脚之前，所述方法还包括：
完成上电；
待所述配置控制器内配置寄存器清空后接收第一清空标志信号。


3.如权利要求2所述一种FPGA中配置控制器验证方法，其特征在于，在向所述配置控制器中送入所述第一码流和采样模式脚之前，所述方法还包括：
完成上电；
待所述配置控制器内配置寄存器清空后接收第二清空标志信号。


4.如权利要求3所述一种FPGA中配置控制器验证方法，其特征在于，所述第一码流包括具有完整验证功能码流结构的全码流，所述全码流的码流结构包括：依次排列的空字字段、初始帧同步字字段、设置配置寄存器值字段、加载第一配置数据字段、循环冗余校验字段和完成加载第一配置链组结束信号字段。


5.如权利要求4所述一种FPGA中配置控制器验证方法，其特征在于，所述全码流经修改后生成的第二码流的码流结构包括：依次排列的空字字段、初始帧同步字字段、设置配置寄存器值字段、旁路循环冗余校验字段、加载由第一配置数据缩短码流后形成的第二配置数据字段和完成加载第二配置链组结束信号字段。


6.如权利要求5所述一种FPGA中配置控制器验证方法，其特征在于，所述第一验证包括：
根据所述采样模式脚的M赋值识别FPGA配置模式，M赋值为0时，为主动配置模式，M赋值为1时，为被动配置模式；
验证...

【专利技术属性】
技术研发人员：高晓倩，王潘丰，崔运东，王海力，
申请(专利权)人：京微齐力深圳科技有限公司，
类型：发明
国别省市：广东;44