FPGA功能测试方法及装置制造方法及图纸

本发明专利技术实施例提供了一种FPGA功能测试装置，其特征在于，包括上位机和FPGA功能测试板；其中，上位机运行有上位机软件，用于配置FPGA，显示自测试结果；上位机上存储有用于FPGA功能测试的自测试程序；FPGA功能测试板上设置有接口芯片与待测的FPGA，所述接口芯片分别与上位机和待测的FPGA连接，用于接收由上位机传送的自测试程序，并将自测试程序配置至待测FPGA上，开启测试，并将FPGA的测试结果回传至上位机软件。

FPGA function test method and device

【技术实现步骤摘要】
FPGA功能测试方法及装置
本专利技术属于芯片测试领域，涉及可编程芯片的测试，尤其涉及FPGA的测试。
技术介绍
对于FPGA的功能测试，常规方法是使用测试设备对FPGA进行功能测试。需编写多个自测试程序，对FPGA的内部资源的功能进行覆盖，每个自测试程序覆盖FPGA一类或一部分内部资源。测试设备对这些自测试程序依次执行以下操作：下载到FPGA中，在FPGA内部运行进行功能测试，把测试结果反馈至测试机台。其缺点是需使用测试设备，测试接口板和电脑3部分内容。没有测试设备就无法对FPGA进行测试，而测试设备往往是大型测试机台，从而提高了测试成本、限制了测试环境。
技术实现思路
本专利技术的目的在于提供一种FPGA功能测试装置，其特征在于，包括上位机和FPGA功能测试板；其中，上位机运行有上位机软件，用于配置FPGA，显示自测试结果；上位机上存储有用于FPGA功能测试的自测试程序；FPGA功能测试板上设置有接口芯片与待测的FPGA，所述接口芯片分别与上位机和待测的FPGA连接，用于接收由上位机传送的自测试程序，并将自测试程序配置至待测FPGA上，开启测试，并将FPGA的测试结果回传至上位机软件。优选地，所述接口芯片为USB接口芯片，包括配置模块、启动测试模块、结果处理模块。优选地，所述配置模块用于将自测试程序配置到待测的FPGA；所述启动测试模块用于启动FPGA的测试。优选地，所述结果处理模块包括完成单元和通过单元，所述完成单元用于判断测试是否完成，仅当完成单元输出测试完成的情况下，通过单元的输出结果方才有效。优选地，所述接口芯片包括传输模块与单片机，其中，传输模块用于接收上位机的自测试程序以及向上位机发送测试结果；所述单片机用于将自测试程序配置到待测的FPGA上，启动FPGA测试，将测试结果反馈至传输模块。本专利技术还提供了一种FPGA功能测试方法，其特征在于，包括步骤：步骤1：上位机内存储至少一个自测试程序；步骤2：用自测试程序对FPGA进行测试，并将测试结果反馈至上位机；步骤3：重复步骤1和步骤2，直到所有自测试程序测试完毕。优选地，所述步骤2包括：步骤21：上位机将自测试程序发送至接口芯片；步骤22：接口芯片接收自测试程序并对待测的FPGA进行配置；步骤23：接口芯片启动测试，并获取测试结果将其反馈至上位机。优选地，所述测试结果包括测试是否完成和测试是否通过。优选地，若测试在规定时间内未完成，则接口芯片向上位机反馈的测试结果为测试不通过。优选地，所述自测试程序为FPGA的配置文件，配置文件用于对FPGA的功能进行自测试。本方法使用FPGA功能测试板连接PC机实现对FPGA的测试，待测FPGA放置于FPGA功能测试板的插座内，相对于传统方法省去了测试设备一环，从而使得测试系统具有便携、简单、成本低的优点，在外场试验等特定环境下具有应用前景。附图说明图1为本专利技术实施例的FPGA功能测试装置；图2为本专利技术实施例的FPGA功能测试装置的接口芯片的结构图；图3为本专利技术另一个实施例的FPGA功能测试装置；图4为本专利技术的待测FPGA的配置方法；图5为本专利技术的待测FPGA的配置的时钟供给序列图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。本专利技术提供了一种FPGA功能测试装置，如图1所述，包括上位机和FPGA功能测试板；其中，上位机运行有上位机软件，用于配置FPGA，显示自测试结果；上位机上存储有用于FPGA功能测试的自测试程序；FPGA功能测试板上设置有接口芯片与待测的FPGA，所述接口芯片分别与上位机和待测的FPGA连接，用于接收由上位机传送的自测试程序，并将自测试程序配置至待测FPGA上，开启测试，并将FPGA的测试结果回传至上位机软件。根据本专利技术的一个实施例，如图2所示，所述接口芯片为USB接口芯片，包括配置模块、启动测试模块、结果处理模块。其中，所述配置模块用于将自测试程序配置到待测的FPGA；所述启动测试模块用于启动FPGA的测试。其中，所述结果处理模块包括完成单元和通过单元，所述完成单元用于判断测试是否完成，仅当完成单元输出测试完成的情况下，通过单元的输出结果方才有效。根据本专利技术的一个实施例，FPGA功能测试装置的所述接口芯片的另一种结构还包括传输模块与单片机，如图3所示，其中，传输模块用于接收上位机的自测试程序以及向上位机发送测试结果；所述单片机用于将自测试程序配置到待测的FPGA上，启动FPGA测试，将测试结果反馈至传输模块。本专利技术实施例还提供了一种FPGA功能测试方法，包括步骤：步骤1：上位机内存储至少一个自测试程序；步骤2：用自测试程序对FPGA进行测试，并将测试结果反馈至上位机；步骤3：重复步骤1和步骤2，直到所有自测试程序测试完毕。根据本专利技术的一个实施例，所述步骤2包括：步骤21：上位机将自测试程序发送至接口芯片；步骤22：接口芯片接收自测试程序并对待测的FPGA进行配置；步骤23：接口芯片启动测试，并获取测试结果将其反馈至上位机。根据本专利技术的一个实施例，所述测试结果包括测试是否完成和测试是否通过。根据本专利技术的一个实施例，若测试在规定时间内未完成，则接口芯片向上位机反馈的测试结果为测试不通过。根据本专利技术的一个实施例，所述自测试程序为FPGA的配置文件，配置文件用于对FPGA的功能进行自测试。下面以具体实施例进行说明。USB接口芯片为Cypress公司FX3系列USB接口芯片，如CYUSB3014-BZXI。待测FPGA为Xilinx7系列FPGA。执行本专利技术的所有步骤。在PC机上存储一组FPGA配置文件，这些配置文件为FPGA自测试程序，每个配置文件对FPGA的某类或某部分资源的功能进行自测试。PC机向USB接口芯片发送一个配置文件。USB接口芯片收到PC机发送的配置文件，对FPGA进行配置。如图4所示，为XilinxFPGA的配置方法。FX3通过产生PROGRAM_B脉冲并监控INIT_B引脚来启动配置过程。当INIT_B为高电平时，FPGA就绪接收数据。FX3开始供给数据和时钟信号，直到DONE引脚转为高电平为止，表示成功配置，或直到INIT_B引脚转为低电平为止，表示配置错误。配置过程所需的时钟周期大于配置文件尺寸中指示的时钟周期。FPGA启动时需要使用其他时钟。如图5所示，为本专利技术的待测FPGA的配置的时钟供给序列图。表1.Xilinx从设备串行配置引脚说明除从串方式外，USB接口芯片也可以其它方式(如从并、JTAG等)对FPGA进行配置。都在本专利技术的覆盖范围内。USB接口芯片发送启动测试信号至FPGA，FPGA启动自测试。FPGA的自测试结果通过两个信号反馈至USB接口芯片，第一个本文档来自技高网...

【技术保护点】
1.一种FPGA功能测试装置，其特征在于，包括上位机和FPGA功能测试板；其中，上位机运行有上位机软件，用于配置FPGA，显示自测试结果；上位机上存储有用于FPGA功能测试的自测试程序；FPGA功能测试板上设置有接口芯片与待测的FPGA，所述接口芯片分别与上位机和待测的FPGA连接，用于接收由上位机传送的自测试程序，并将自测试程序配置至待测FPGA上，开启测试，并将FPGA的测试结果回传至上位机软件。/n

【技术特征摘要】
1.一种FPGA功能测试装置，其特征在于，包括上位机和FPGA功能测试板；其中，上位机运行有上位机软件，用于配置FPGA，显示自测试结果；上位机上存储有用于FPGA功能测试的自测试程序；FPGA功能测试板上设置有接口芯片与待测的FPGA，所述接口芯片分别与上位机和待测的FPGA连接，用于接收由上位机传送的自测试程序，并将自测试程序配置至待测FPGA上，开启测试，并将FPGA的测试结果回传至上位机软件。


2.如权利要求1所述的装置，其特征在于，所述接口芯片为USB接口芯片，包括配置模块、启动测试模块、结果处理模块。


3.如权利要求2所述的装置，其特征在于，所述配置模块用于将自测试程序配置到待测的FPGA；所述启动测试模块用于启动FPGA的测试。


4.如权利要求3所述的装置，其特征在于，所述结果处理模块包括完成单元和通过单元，所述完成单元用于判断测试是否完成，仅当完成单元输出测试完成的情况下，通过单元的输出结果方才有效。


5.如权利要求1所述的装置，其特征在于，所述接口芯片包括传输模块与单片机，其中，传输模块用于接收上位机的自测试程序以及向...

【专利技术属性】
技术研发人员：项宗杰，胡小海，楼建设，孔泽斌，徐导进，
申请(专利权)人：上海精密计量测试研究所，
类型：发明
国别省市：上海;31