【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
本申请说明书中公开的技术涉及半导体装置及半导体装置的制造方法。
技术介绍
以往,提供了具有对pn结的正向偏置电压V进行测定的电压感测构造的半导体装置。该半导体装置的电压感测构造例如在n型半导体层的表层形成有p型杂质区域,并且在p型杂质区域的表层形成有n型半导体区域。而且,在p型杂质区域的上表面及n型半导体区域的上表面各自连接有感测电极(例如,参照专利文献1)。专利文献1:日本特开平8-316471号公报在上述构造中,由n型半导体层、p型杂质区域和n型半导体区域形成纵型寄生NPN晶体管。因此,由于在感测电极之间流动的恒定电流成为寄生NPN晶体管的基极电流,因此电子流从n型半导体区域到达漏极电极。而且,如果作为寄生NPN晶体管的电流变大,则不仅基于感测电位的温度等的测定精度降低,而且还存在半导体装置因发热等而破损的可能性。
技术实现思路
本申请说明书所公开的技术就是鉴于以上记载那样的问题而提出的,其目的在于提供用于在具有电压感测构造的半导体装置中对寄生晶体管的动作进行抑制的技术。本申请说明书所公开的技术的第一方式具有:第一导电型的半导体层;第二导电型的第一杂质区域,其局部地形成于所述半导体层的表层;第二导电型的第二杂质区域,其局部地形成于所述半导体层的表层,并且形成为与所述第一杂质区域分离;第一导电型的第一半导体区域,其局部地形成于所述第一杂质区域的表层;第一导电型的第二半导体区域,其局部地形成于所述第二杂质区域的表层;第一电极 ...
【技术保护点】
1.一种半导体装置,其具有:/n第一导电型的半导体层;/n第二导电型的第一杂质区域,其局部地形成于所述半导体层的表层;/n第二导电型的第二杂质区域,其局部地形成于所述半导体层的表层,并且形成为与所述第一杂质区域分离;/n第一导电型的第一半导体区域,其局部地形成于所述第一杂质区域的表层;/n第一导电型的第二半导体区域,其局部地形成于所述第二杂质区域的表层;/n第一电极,其与所述第一杂质区域的上表面和所述第一半导体区域的上表面接触地形成;/n第二电极,其与所述第二杂质区域的上表面接触地形成;/n第三电极,其与所述第二半导体区域的上表面接触地形成;以及/n栅极电极,其隔着绝缘膜设置于被所述半导体层和所述第一半导体区域夹着的所述第一杂质区域的上表面,/n所述第二杂质区域至少在所述第二半导体区域的底部具有低寿命区域,该低寿命区域是具有比所述第二杂质区域的表层的缺陷密度高的缺陷密度的区域或扩散了重金属的区域。/n
【技术特征摘要】
20181221 JP 2018-2393861.一种半导体装置,其具有:
第一导电型的半导体层;
第二导电型的第一杂质区域,其局部地形成于所述半导体层的表层;
第二导电型的第二杂质区域,其局部地形成于所述半导体层的表层,并且形成为与所述第一杂质区域分离;
第一导电型的第一半导体区域,其局部地形成于所述第一杂质区域的表层;
第一导电型的第二半导体区域,其局部地形成于所述第二杂质区域的表层;
第一电极,其与所述第一杂质区域的上表面和所述第一半导体区域的上表面接触地形成;
第二电极,其与所述第二杂质区域的上表面接触地形成;
第三电极,其与所述第二半导体区域的上表面接触地形成;以及
栅极电极,其隔着绝缘膜设置于被所述半导体层和所述第一半导体区域夹着的所述第一杂质区域的上表面,
所述第二杂质区域至少在所述第二半导体区域的底部具有低寿命区域,该低寿命区域是具有比所述第二杂质区域的表层的缺陷密度高的缺陷密度的区域或扩散了重金属的区域。
2.根据权利要求1所述的半导体装置,其中,
在将所述第二半导体区域和所述第二杂质区域之间的pn结处的正向偏置电流设为Ic,将从所述第二杂质区域流向所述半导体层的电流设为Ie,将所述低寿命区域的厚度设为W,将所述第二杂质区域的电子的扩散系数设为Dn,将所述第二杂质区域的电子的寿命设为τn的情况下,在所述低寿命区域满足以下式中的至少1个,
Ic/Ie≤1/1000
3.根据权利要求1或2所述的半导体装置,其中,
所述第一电极与所述第二杂质区域电连接。
4.根据权利要求1至3中任一项所述的半导体装置,其中,
所述第二电极配置为在俯视观察时包围所述第三电极。
5.根据权利要求1至4中任一项所述的半导体装置,其中,
将具有所述第二杂质区域、所述第二半导体区域、所述第二电极和所述第三电极的构造设为电压感测构造,
该半导体装置具有多个所述电压感测构造。
6.根据权利要求5所述的半导体装置,其中,
多个所述电压感测构造中的所述第二杂质区域、所述第二半导体区域、所述第二...
【专利技术属性】
技术研发人员:寺岛知秀,香川泰宏,田口健介,
申请(专利权)人:三菱电机株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。