与终结有关的半导体装置及包括半导体装置的半导体系统制造方法及图纸

本申请公开了一种与终结有关的半导体装置及包括半导体装置的半导体系统。一种半导体装置包括第一芯片和第二芯片。当第一芯片接收数据时，第一芯片向第二芯片提供第一终结控制信号，以及第二芯片基于第一终结控制信号为第一芯片提供终结电阻。

【技术实现步骤摘要】
与终结有关的半导体装置及包括半导体装置的半导体系统相关申请的交叉引用本申请要求2018年12月24日向韩国知识产权局提交的申请号为10-2018-0168429的韩国申请的优先权，其公开内容通过引用整体合并于此。
各种实施例总体而言涉及一种集成电路技术，并且更具体地，涉及与终结(termination)有关的半导体装置和半导体系统。
技术介绍
电子设备包括许多电子元件，并且计算机系统包括许多电子组件，每个电子组件包括半导体。配置计算机系统的半导体装置可以同步于时钟来传送数据，并且可以执行串行通信以彼此通信。随着半导体装置的操作速度增大并且半导体装置的功耗降低，被传送的信号可能由于外部噪声的影响、信号传输线的反射和彼此通信的半导体装置之间的阻抗失配而失真。因此，为了精确传输信号，半导体装置通常设置有被配置为将发送端与接收端之间的阻抗匹配的片上终结电路。
技术实现思路
在一个实施例中，半导体装置可以包括第一芯片和第二芯片。第一芯片可以被配置为基于命令信号来产生第一终结控制信号。第二芯片可以被耦接到第一芯片。第一芯片可以向第二芯片传送第一终结控制信号，以及第二芯片可以基于第一终结控制信号来提供终结电阻。在一个实施例中，半导体装置可以包括被耦接到第二芯片的第一芯片。第一芯片可以包括数据电路、命令电路和第一终结控制电路。数据电路可以被耦接到数据总线，并且被配置为接收经由数据总线传送的数据。命令电路可以被耦接到命令总线和第一芯片选择总线，并且被配置为经由命令总线接收命令信号以及经由第一芯片选择总线接收第一芯片选择信号。第一终结控制电路可以被配置为基于命令信号来产生第一终结控制信号。第二芯片可以包括数据电路、命令电路和第二终结控制电路。数据电路可以被耦接到所述数据总线，并且被配置为接收经由数据总线传送的数据以及接收来自第一芯片的第一终结控制信号。命令电路可以被耦接到命令总线和第二芯片选择总线，并且被配置为经由命令总线接收命令信号以及经由第二芯片选择总线接收第二芯片选择信号。第二终结控制电路可以被配置为基于命令信号来产生第二终结控制信号。在一个实施例中，半导体系统可以包括数据总线、命令总线、第一芯片选择总线、第二芯片选择总线、第一半导体装置和第二半导体装置。第一半导体装置可以被配置为经由数据总线传送数据，经由命令总线传送命令信号，经由第一芯片选择总线传送第一芯片选择信号，以及经由第二芯片选择总线传送第二芯片选择信号。第二半导体装置可以包括第一芯片和第二芯片。第一芯片可以被耦接到数据总线、命令总线和第一芯片选择总线，并且被配置为接收数据、命令信号和第一芯片选择信号。第二芯片可以被耦接到数据总线、命令总线和第二芯片选择总线，并且被配置为接收数据、命令信号和第二芯片选择信号。当第一芯片选择信号被使能并且第一芯片接收数据时，第二芯片可以将数据总线的接收端设置为具有终结电阻值。当第二芯片选择信号被使能并且第二芯片接收数据时，第一芯片可以将数据总线的接收端设置为具有终结电阻值。附图说明图1是示出根据一个实施例的的半导体装置和半导体系统的配置的示图。图2A和图2B是各自示出根据一个实施例的半导体装置的配置的示图；以及图3是示出根据一个实施例的构成半导体装置的第一芯片和第二芯片的配置的示图。具体实施方式在下文中，下面将参考附图通过各种实施例来描述根据本公开的半导体装置。图1是示出根据一个实施例的半导体系统100的配置的示图。参考图1，半导体系统100可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110可以为第二半导体装置120提供各种控制信号以进行操作。第一半导体装置110可以是用于控制第二半导体装置120的主设备。第一半导体装置110可以包括各种类型的装置。例如，第一半导体装置110可以是主机设备，诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用程序处理器(AP)以及存储器控制器。第二半导体装置120可以在第一半导体装置110的控制下执行各种操作。第二半导体装置120可以是由第一半导体装置110控制的从设备。第二半导体装置120可以包括各种存储模块，诸如无缓冲双列直插式存储模块(UDIMM)、双列直插式存储模块(DIMM)、寄存式双列直插式存储模块(RDIMM)、负载减少式双列直插式模块(LRDIMM)、小型双列直插式模块(SODIMM)以及非易失性双列直插式存储模块(NVDIMM)等。第二半导体装置120可以包括三维层叠式存储器件，诸如混合存储器立方体(HMC)和高带宽存储器(HBM)等。第二半导体装置120可以包括具有第一芯片121和第二芯片122的多个芯片。多个芯片可以执行相同的操作。多个芯片的一部分或全部可以彼此执行不同的操作。第一芯片121和第二芯片122可以是可以包括易失性存储器和非易失性存储器的存储器。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)和动态RAM(DRAM)、同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)以及铁电RAM(FRAM)等。第二半导体装置120可以经由多个总线耦接到第一半导体装置110。多个总线可以是信号传输路径、链路或用于传输信号的通道。多个总线可以包括命令地址总线101、时钟总线102、数据总线103以及芯片选择总线104和105等。命令地址总线101、时钟总线102以及芯片选择总线104和105中的每个可以是单向总线，而数据总线103可以是双向总线。第二半导体装置120可以经由命令地址总线101耦接到第一半导体装置110，并且可以经由命令地址总线101接收命令信号CMD和/或地址信号ADD。第二半导体装置120可以经由时钟总线102耦接到第一半导体装置110并且可以经由时钟总线102接收系统时钟信号CLK。系统时钟信号CLK可以包括一对或更多对时钟信号。第二半导体装置120可以经由数据总线103耦接到第一半导体装置110，并且可以经由数据总线103从第一半导体装置110接收数据DQ或者将数据DQ传送到第一半导体装置110。第二半导体装置120可以经由芯片选择总线104和105耦接到第一半导体装置110，并且可以经由芯片选择总线104和105接收芯片选择信号。半导体系统100可以包括多个芯片选择总线。多个芯片选择信号可以经由多个芯片选择总线来传输。芯片选择总线的数量或多个芯片选择信号的数量可以对应于在第二半导体装置120中所包括的芯片的数量。当第二半导体装置120包括第一芯片121和第二芯片122时，第一半导体装置110和第二半导体装置120可以经由第一芯片选择总线104和第二芯片选择总线105彼此耦接。第一芯片121可以经由第一芯片选择总线104接收第一芯片选择信号CS1，并且第二芯片122可以经由本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一芯片，其被配置为：当第一芯片选择信号被使能时，基于命令信号来产生第一终结控制信号；以及/n第二芯片，其被耦接到所述第一芯片，/n其中，所述第一芯片向所述第二芯片传送所述第一终结控制信号，以及所述第二芯片基于所述第一终结控制信号来提供终结电阻。/n

【技术特征摘要】
20181224 KR 10-2018-01684291.一种半导体装置，包括：
第一芯片，其被配置为：当第一芯片选择信号被使能时，基于命令信号来产生第一终结控制信号；以及
第二芯片，其被耦接到所述第一芯片，
其中，所述第一芯片向所述第二芯片传送所述第一终结控制信号，以及所述第二芯片基于所述第一终结控制信号来提供终结电阻。


2.如权利要求1所述的半导体装置，
其中，所述第二芯片被配置为：当第二芯片选择信号被使能时，基于所述命令信号来产生第二终结控制信号，以及
其中，所述第二芯片向所述第一芯片传送所述第二终结控制信号，以及所述第一芯片基于所述第二终结控制信号来提供终结电阻。


3.如权利要求2所述的半导体装置，还包括：
第一信号传输线，其被配置为将所述第一终结控制信号从所述第一芯片传输到所述第二芯片；以及
第二信号传输线，其被配置为将所述第二终结控制信号从所述第二芯片传输到所述第一芯片。


4.如权利要求2所述的半导体装置，其中，所述第一芯片包括：
数据电路，其被耦接到数据总线，并且被配置为基于使能信号来接收经由所述数据总线传送的数据；
第一终结控制电路，其被配置为基于内部命令信号来产生所述第一终结控制信号；以及
命令电路，其被耦接到命令总线和第一芯片选择总线，并且被配置为当经由所述第一芯片选择总线传送的所述第一芯片选择信号被使能时，基于经由所述命令总线传送的所述命令信号来产生所述内部命令信号和所述使能信号。


5.如权利要求4所述的半导体装置，其中，所述数据电路基于所述第二终结控制信号来将所述数据总线的接收端设置为具有终结电阻值。


6.如权利要求1所述的半导体装置，
其中，所述第一芯片包括数据电路，所述数据电路被耦接到数据总线并且被配置为基于使能信号来接收经由所述数据总线传送的数据，以及
其中，所述第二芯片基于所述第一终结控制信号来将所述数据总线的接收端设置为具有终结电阻值。


7.如权利要求1所述的半导体装置，其中，所述第二芯片包括：
数据电路，其被耦接到数据总线，并且被配置为基于使能信号来接收经由所述数据总线传送的数据；
第二终结控制电路，其被配置为基于内部命令信号来产生第二终结控制信号；以及
命令电路，其被耦接到命令总线和第二芯片选择总线，并且被配置为当经由所述第二芯片选择总线传送的第二芯片选择信号被使能时，基于经由所述命令总线传送的所述命令信号来产生所述内部命令信号和所述使能信号。


8.如权利要求7所述的半导体装置，其中，所述数据电路基于所述第一终结控制信号来将所述数据总线的接收端设置为具有终结电阻值。


9.一种半导体装置，包括：
第一芯片，其被耦接到第二芯片，
其中，所述第一芯片包括：
数据电路，其被耦接到数据总线，并且被配置为接收经由所述数据总线传送的数据；
命令电路，其被耦接到命令总线和第一芯片选择总线，并且被配置为经由所述命令总线接收命令信号以及经由所述第一芯片选择总线接收第一芯片选择信号；以及
第一终结控制电路，其被配置为基于所述命令信号来产生第一终结控制信号，
其中，所述第二芯片包括：
数据电路，其被耦接到所述数据总线，并且被配置为接收经由所述数据总线传送的数据以及接收来自所述第一芯片的所述第一终结控制信号；
命令电路，其被耦接到所述命令总线和第二芯片选择总线，并且被配置为经由所述命令总线接收所述命令信号以及经由所述第二芯片选择总线接收第二芯...

【专利技术属性】
技术研发人员：郑海康，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR